教材：閻石《數(shù)字電子技術(shù)基礎(chǔ)》（第五版） 高等教育出版社

視頻教材：

4.3.4 加法器

加法器是構(gòu)成算術(shù)運算器的基本單元。

一、1位加法器

(1)?半加器：

①　如果不考慮有來自低微的進位將兩個1位二進制相加，稱為半加。實現(xiàn)半加運算的電路稱為半加器。

②　半加器的真值表、邏輯函數(shù)式、邏輯圖、符號如圖。

③　A、B為兩個加數(shù)，S為相加的和，CO是向高位的進位。

(2)?全加器：

①　在將兩個多位二進制相加時，除了最低位之外，每一位都應(yīng)該考慮來自地位的進位，即將兩個對應(yīng)位的加數(shù)和來自低位的進位3個數(shù)相加。這種運算稱為全加，所用的電路稱為全加器。

②　全加器的真值表、邏輯函數(shù)式、卡諾圖如圖，CI為進位輸入端。

③　雙全加器74LS183的邏輯圖、符號如圖。

二、多位加法器

(1)?串行進位加法器

①　串行進位加法器：只要依次將低位全加器的進位輸出端CO接到高位全加器的進位輸入端CI，就構(gòu)成串行進位加法器。

②　串行進位加法器每一位的相加結(jié)果都必須等到低一位的進位產(chǎn)生以后才能建立起來。

③　串行進位加法器優(yōu)點：簡單；缺點：運算速度慢。

④　4位串行進位加法器電路如圖。