近日，華為公開(kāi)了一種芯片堆疊封裝及終端設(shè)備專(zhuān)利，申請(qǐng)公布號(hào)為CN114287057A，可解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問(wèn)題。

專(zhuān)利摘要顯示，該專(zhuān)利涉及半導(dǎo)體技術(shù)領(lǐng)域，其能夠在保證供電需求的同時(shí)，解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問(wèn)題。

具體來(lái)看，該芯片堆疊封裝(01)包括：

設(shè)置于第一走線結(jié)構(gòu)(10)和第二走線結(jié)構(gòu)(20)之間的第一芯片(101)和第二芯片(102)；

所述第一芯片(101)的有源面(S1)面向所述第二芯片(102)的有源面(S2)；第一芯片(101)的有源面(S1)包括第一交疊區(qū)域(A1)和第一非交疊區(qū)域(C1)，第二芯片(102)的有源面(S2)包括第二交疊區(qū)域(A2)和第二非交疊區(qū)域(C2)；

第一交疊區(qū)域(A1)與第二交疊區(qū)域(A2)交疊，第一交疊區(qū)域(A1)和第二交疊區(qū)域(A2)連接；

第一非交疊區(qū)域(C1)與第二走線結(jié)構(gòu)(20)連接；

第二非交疊區(qū)域(C2)與第一走線結(jié)構(gòu)(10)連接。

在華為2021年年報(bào)發(fā)布會(huì)上，華為輪值董事長(zhǎng)郭平表示，未來(lái)華為可能會(huì)采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升芯片性能。同時(shí)，采用面積換性能，用堆疊換性能，使得不那么先進(jìn)的工藝也能持續(xù)讓華為在未來(lái)的產(chǎn)品里面，能夠具有競(jìng)爭(zhēng)力。

事實(shí)上，華為的混合 3D 堆疊方式可以說(shuō)比其他公司傳統(tǒng)的 2.5D 和 3D 封裝技術(shù)更通用。例如，很難將兩個(gè)或三個(gè)耗電且熱的邏輯裸片堆疊在一起，因?yàn)槔鋮s這樣的堆棧將非常復(fù)雜（這最終可能意味著對(duì)時(shí)鐘和性能的妥協(xié)）。華為的方法增加了堆棧的表面尺寸，從而簡(jiǎn)化了冷卻。同時(shí)，堆棧仍然小于 2.5D 封裝，這對(duì)于智能手機(jī)、筆記本電腦或平板電腦等移動(dòng)應(yīng)用程序很重要。

?

而隨著2.5D/3D IC設(shè)計(jì)的新技術(shù)帶來(lái)新的挑戰(zhàn)，從設(shè)計(jì)到測(cè)試，這其中也會(huì)面臨很多挑戰(zhàn)，最根本的挑戰(zhàn)來(lái)自于應(yīng)用工具數(shù)據(jù)庫(kù)的轉(zhuǎn)變，那面對(duì)此種情況我們?cè)撊绾胃玫膽?yīng)對(duì)呢？6月30日晚20:00，西門(mén)子EDA&電巢直播，將從封裝技術(shù)的發(fā)展、3D異構(gòu) IC的介紹及技術(shù)挑戰(zhàn)、Siemens EDA的全面技術(shù)解決方案等方面，在電巢直播間為您一一解答！

6月30日 周四

榮慶安老師，張凌云老師，閔瀟文老師，詳細(xì)看EDU.EDA365.COM

《芯片從設(shè)計(jì)到測(cè)試，如何應(yīng)對(duì)2.5D/3D驗(yàn)證的挑戰(zhàn)》

＋

1、直播內(nèi)容簡(jiǎn)介

封裝技術(shù)的發(fā)展

3D異構(gòu) IC的介紹及技術(shù)挑戰(zhàn)

Siemens EDA的全面技術(shù)解決方案

＋

2、講師介紹

榮慶安老師

原華為器件可靠性技術(shù)首席專(zhuān)家EDA365論壇特邀版主

原華為器件可靠性技術(shù)首席專(zhuān)家、器件工程專(zhuān)家組主任、器件歸一化工作奠基人。20多年交換機(jī)、路由器、傳輸、基站等產(chǎn)品器件工程設(shè)計(jì)。主持多項(xiàng)重大失效問(wèn)題攻關(guān)，完成了邏輯、儲(chǔ)存、光器件等領(lǐng)域器件優(yōu)選庫(kù)建設(shè)。參與中國(guó)器件標(biāo)準(zhǔn)工作，國(guó)內(nèi)外發(fā)表論文4篇，獲器件相關(guān)6項(xiàng)發(fā)明專(zhuān)利。

張凌云 應(yīng)用工程師經(jīng)理

2006年加入西門(mén)子EDA（原Mentor），負(fù)責(zé)先進(jìn)驗(yàn)證技術(shù)的應(yīng)用推廣和咨詢服務(wù)。在從業(yè)集成電路設(shè)計(jì)和驗(yàn)證的二十多年里，設(shè)計(jì)或支持了從180nm到5nm的大量芯片，為芯片的成功流片提供了專(zhuān)業(yè)的咨詢服務(wù)和技術(shù)支持，在超大規(guī)模集成電路的設(shè)計(jì)、仿真、物理驗(yàn)證以及可靠性驗(yàn)證等方面積累了豐富的經(jīng)驗(yàn)。在加入西門(mén)子EDA之前，他專(zhuān)業(yè)于集成電路混合信號(hào)設(shè)計(jì)與仿真，精通模擬電路設(shè)計(jì)、數(shù)/?；旌想娐返脑O(shè)計(jì)與仿真，版圖物理設(shè)計(jì)及驗(yàn)證整個(gè)流程。

閔瀟文 應(yīng)用工程師

畢業(yè)于荷蘭埃因霍芬理工大學(xué)，取得混合信號(hào)微電子工學(xué)碩士學(xué)位。2018年加入Siemens EDA，成為電子板級(jí)系統(tǒng)部門(mén)的應(yīng)用工程師。在PCB設(shè)計(jì)、封裝、SI/PI仿真方面擁有豐富的經(jīng)驗(yàn)，專(zhuān)注于負(fù)責(zé)亞太區(qū)大客戶的先進(jìn)技術(shù)導(dǎo)入。

＋

3、直播要點(diǎn)

隨著2.5D/3D IC設(shè)計(jì)的新技術(shù)帶來(lái)新的挑戰(zhàn)，公司和設(shè)計(jì)團(tuán)隊(duì)都必須面對(duì)并加以克服。這些挑戰(zhàn)包含驗(yàn)證及確認(rèn)、以制造為主的實(shí)作及多基板/device架構(gòu)。多晶粒(multi-die) 3D IC封裝成為形成產(chǎn)品差異化與競(jìng)爭(zhēng)力的重要體現(xiàn)。

而機(jī)遇往往與挑戰(zhàn)相伴，在3D IC封裝需求日漸迅猛的當(dāng)下，面臨的挑戰(zhàn)自然也是一重又一重，其中最根本的挑戰(zhàn)來(lái)自于應(yīng)用工具數(shù)據(jù)庫(kù)的轉(zhuǎn)變。芯片通用的GDS格式與PCB使用的Gerber格式有著根本上的差別，需要重新整合解決方案，以滿足先進(jìn)封裝要求。此外，規(guī)模增長(zhǎng)帶來(lái)的復(fù)雜性也是需要重點(diǎn)關(guān)注的問(wèn)題。在做2.5D/3D IC時(shí)，面對(duì)日益龐大的系統(tǒng)，需要考慮能否承擔(dān)并驗(yàn)證。

• 2.5D/3D IC的設(shè)計(jì)規(guī)劃，對(duì)于系統(tǒng)的統(tǒng)一管理

• 2.5D/3D IC的Layout，高密度復(fù)雜設(shè)計(jì)的挑戰(zhàn)實(shí)現(xiàn)

• 2.5D/3D IC的仿真及驗(yàn)證，保障系統(tǒng)的質(zhì)量

＋

4、適合對(duì)象

• 3D IC設(shè)計(jì)工程師

• 3D IC仿真驗(yàn)證工程師

• 關(guān)注3D IC的工程師