? ? ? 1、準備好開發(fā)環(huán)境和硬件設備

1）本節(jié)實驗用來驗證PCIe通信的是黑金出品的高性能Kintex7 PCIe開發(fā)板（代號：AX7325），上面板載了一顆325T-FGG900 FPGA芯片，實物如圖70-1~70-4所示。

? ? ? ? ? ? ? ? ? ? ? ?

2）將黑金Kintex7 FPGA開發(fā)板插到工控機機箱里面，如圖70-5所示，注意，機箱不要上電，不能帶電插！

??????2、下位機FPGA程序開發(fā)

1）打開LabVIEW，新建一個帶PCIe的FPGA終端（Kintex-7-325T-FGG900），編寫下位機FPGA高速PCIe DMA 數采程序和上位機PC端采集控制顯示程序，完整的項目如圖70-6所示。封裝到LabVIEW里面的K7 PCIe DMA CLIP，如圖70-7所示。方便用戶直接調用PCIe節(jié)點進行通信。

2）具體的下位機FPGA程序和上位機PC端的程序編寫過程，這里就不再介紹了，用戶可以直接參考我們給出的例程，相信只要用戶把本書前面的LabVIEW FPGA PCIe基礎實驗和中級實驗學會了，這里實戰(zhàn)的時候也是信手拈來。

?????? ?圖70-8顯示的是下位機FPGA上的程序框圖。一共3個線程搞定：模擬ADC采集線程、PCIe傳輸線程、指令參數解析線程。

? ? ? ? 圖70-9顯示的是上位機PC端的數據采集前面板，圖70-10顯示的是上位機程序框圖。上位機比較簡單，直接參考前面中級實驗里面的改改適配一下就可以了！

3）FPGA程序編寫完成后，打開獲取Kintex7 FPGA bit文件的軟件，如圖70-11所示。

4）接下來，將工控機上電，將Xilinx下載器接到電腦上，將前面編譯出來的bit文件（KINTEX7_XC7K325T_PCIe_X4_8Chs_B_32bit_ch1_8bit_ch5_Sine.bit）通過Vivado軟件下載到K7開發(fā)板里面運行，下載過程如圖70-12所示。

? ? ? ?3、實驗測試結果

1）PCIe不支持熱插拔，所以FPGA程序下載之后，需要右擊熱啟動一下電腦，不能選擇關機，必須是重啟電腦，這樣主板不會掉電。重啟之后，運行上位機測試軟件，將PCIe通道1的采樣率設置為10MS/s，實際傳輸帶寬是40MB/s（I32），采集到的原始波形，如圖70-13所示。注意：由于默認的PCIe Xillybus IP里面我們將Ch1的帶寬設置的是50MB/s，實際上自動分配模式下，往往達不到這個帶寬，所以當用戶提高采樣率的時候，FPGA開發(fā)板上的LED2和LED4會出現閃爍，說明PCIe傳輸過程中丟點了，關于這個說明我們在前面的中級實驗里面跟大家講過了！兩種解決方式：一是將Ch1通道帶寬人為設置大一些，并強制分配資源；二是將數據量大的利用串轉并變成U64之后，通過Ch0發(fā)送出去。

2）上面的波形數據點數太多，看不到細節(jié)，為此，我們可以利用放大鏡觀察一下里面的波形細節(jié)，比如顯示5000個，如圖70-14所示。可以看出，采集到的波形還是挺漂亮的！