近日，英特爾在IEDM 2022上公布了最新的突破性研究，為未來芯片設(shè)計奠定了基礎(chǔ)。其目標(biāo)是將封裝技術(shù)密度提高10倍，使用僅3個原子厚的新材料來推進(jìn)晶體管縮放，在未來10年內(nèi)實(shí)現(xiàn)萬億級晶體管芯片設(shè)計。

此次英特爾研究人員展示了用于晶體管的新型2D材料、將小芯片和單芯片處理器之間的性能和功耗差距縮小到幾乎難以察覺的新型3D封裝技術(shù)、以及可垂直堆疊在晶體管之上的全新內(nèi)存等。

英特爾副總裁兼設(shè)計支持總經(jīng)理Gary Patton表示：

“自晶體管發(fā)明以來的75年里，推動摩爾定律的創(chuàng)新繼續(xù)滿足世界對計算的指數(shù)級增長需求。在IEDM 2022上，英特爾展示了突破當(dāng)前和未來障礙、滿足這一永不滿足的需求以及在未來幾年保持摩爾定律活力所需的前瞻性和具體研究進(jìn)展?！?/p>

英特爾表示，基于hybrid bonding的下一代3D封裝技術(shù)可以將集成密度提高10倍，同時間距縮小到3微米，使得多芯片互聯(lián)可媲美目前的單芯片設(shè)計；使用僅3個原子厚的2D新材料，在常溫下以低漏電流實(shí)現(xiàn)了雙柵結(jié)構(gòu)上晶體管近乎理想的開關(guān)，同時可在單芯片上裝入更多的晶體管，進(jìn)一步為高性能和可擴(kuò)展的晶體管通道鋪平了道路；可垂直堆疊在晶體管之上的全新內(nèi)存及堆疊鐵電電容，性能媲美傳統(tǒng)鐵電溝道電容，可用于在邏輯芯片上打造FeRAM。