VL17 用3-8譯碼器實(shí)現(xiàn)全減器

38譯碼器為什么和全減器有關(guān)系?這個(gè)問題我剛看到題目很懵,以前從沒聽說過有設(shè)計(jì)關(guān)系,所以大概就是真值表非常類似了,我們畫出了全減器的真值表

可以看到,輸入有8種情況,這說明他是接在38譯碼器后面的,根據(jù)數(shù)電知識(shí),我們可以知道,D的表達(dá)式為D=m1+m2+m4+m7,Co = m1+m2+m3+m7
說明當(dāng)這些位拉高的時(shí)候D和Co有對(duì)應(yīng)的輸出,同時(shí)我們注意到,該譯碼器是取反過后的譯碼器,也就是當(dāng)輸出000的時(shí)候,輸出1111_1111
所以我們要進(jìn)行取反,可以在rtl中看到,
可以類推,任何一個(gè)3bit的輸入,都可以用一個(gè)38譯碼器來(lái)表示邏輯。
標(biāo)簽: