在PCB設(shè)計(jì)中，對于強(qiáng)干擾信號線和對干擾很敏感的信號線產(chǎn)生的串?dāng)_，會存在于走線之間，這種不良影響不僅與時(shí)鐘或周期信號有關(guān)，而且也會對系統(tǒng)中其他的重要走線，數(shù)據(jù)線、地址線、控制線和IO產(chǎn)生影響。為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時(shí)，則可保持70%的電場不互相干擾，這稱為3W規(guī)則。如要達(dá)到98%的電場不互相干擾，可使用10W的間距。

　　PCB走線為什么要遵循3W原則？

　　3W原則的成立條件

　　3W原則雖然容易記，但要強(qiáng)調(diào)一點(diǎn)，這個(gè)原則成立是有先前條件的。從串?dāng)_成因的物理意義考量，要有效防止串?dāng)_，該間距與疊層高度、導(dǎo)線線寬相關(guān)。對于四層板，走線與參考平面高度距離(5~10mils)，3W是夠了；但雙層板，走線與參考層高度距離(45~55mils)，3W對高速信號走線可能不夠，3W原則一般是在50歐姆特征阻抗傳輸線條件下成立。

　　3W原則不能完全避免串?dāng)_

　　3W原則是一種防止串?dāng)_的一種方法，但此方法僅作為一種參考，并作為理解如何防止串?dāng)_的一種啟發(fā)。在實(shí)際PCB設(shè)計(jì)中，3W原則并不能完全滿足避免串?dāng)_的要求。按實(shí)踐經(jīng)驗(yàn)，如果沒有屏蔽地線的話，印制信號線之間大于1cm以上的距離才能很好地防止串?dāng)_。因此，在PCB線路布線時(shí)，就需要在噪聲源信號（如時(shí)鐘走線）與非噪聲源信號線之間，及受EFTlB、ESD等干擾的“臟“線與需要保護(hù)的“干凈”線之間，不但要強(qiáng)制使用3W原則，而且還要進(jìn)行屏蔽地線包地處理，以防止串?dāng)_的發(fā)生。此外，不是所有PCB上的走線都必須遵循3W布線原則。使用這一設(shè)計(jì)指導(dǎo)原則，在PCB布線前，決定哪些條走線必須使用3W原則是十分重要的。

　　最后總結(jié)一點(diǎn)，3W原則是指多個(gè)高速信號線長距離走線的時(shí)候，其間距應(yīng)該遵循3W原則，例如時(shí)鐘線，差分線，視頻、音頻信號線，復(fù)位信號線及其他系統(tǒng)關(guān)鍵電路需要遵循3W原則，而并不是板上所有的布線都要強(qiáng)制符合3W原則。

以上是中信華PCB（www.zxhgroup.com/?_t_shfw）分享的PCB知識百科，希望對您有幫助！謝謝關(guān)注點(diǎn)贊！公眾號：中信華集團(tuán)