ADP7182AUJZ-R7
ADP7182是一款CMOS、低壓差(LDO)線性穩(wěn)壓器,采用-2.7 V至-28 V電源供電,最大輸出電流為?200 mA。這款高輸入電壓LDO適用于調(diào)節(jié)-27 V至-1.2 V供電的高性能模擬和混合信號電路。該器件采用先進的專有架構(gòu),提供高電源抑制、低噪聲特性,僅需一個2.2 μF小型陶瓷輸出電容,便可實現(xiàn)出色的線路與負載瞬態(tài)響應(yīng)性能。
ADP7182提供固定輸出電壓選項和可調(diào)輸出型號,可通過外置反饋分壓器,將輸出電壓調(diào)節(jié)至-1.22 V至?VIN?+ VDO。
現(xiàn)有庫存提供下列固定輸出電壓選項:?5 V (3 mm × 3 mm LFCSP)、?1.8 V、?2.5 V、?3 V、?5 V (TSOT)、?1.2 V、?1.5 V、?2.5 V、?5 V (2 mm × 2 mm LFCSP)。根據(jù)特殊要求,還可提供下列電壓選項。
ADP7182穩(wěn)壓器輸出噪聲電壓為18 μV rms,并不受輸出電壓影響。使能邏輯能夠與正負邏輯電平接口,以實現(xiàn)最大靈活性。
ADP7182采用5引腳TSOT和6/8引腳LFCSP封裝,以實現(xiàn)薄型、小尺寸應(yīng)用。
應(yīng)用
適應(yīng)噪聲敏感應(yīng)用
模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)電路,精密放大器
通信和基礎(chǔ)設(shè)施
醫(yī)療和保健
工業(yè)和儀器儀表
低噪聲:18 μV rms
電源抑制比(PSRR):66 dB(10 kHz,VOUT= ?3 V)
正負使能邏輯
使用小型2.2μF陶瓷輸出電容保持穩(wěn)定
輸入電壓范圍:-2.7 V至-28 V
最大輸出電流:-200 mA
低壓差:185 mV(在-200 mA負載下)
初始精度:±1%
線路、負載和溫度范圍內(nèi)的精度
+2%最大值/?3%最小值
低靜態(tài)電流,IGND= ?650 μA(?200 mA負載)
低關(guān)斷電流:?2 μA
可調(diào)輸出電壓范圍:?1.22 V至?VIN+ VDO
限流和熱過載保護
6/8引腳LFCSP和5引腳TSOT
ADIsimPower工具支持
LTC3350
LTC3355
LTC3226
LTM8052A
LTC3625
LTC3625-1
LTC4425
LTC3125
LTC3225
LTC3225-1
MAX20361
MAX32010
RH1573K
LT1575
ADP7182