【實(shí)驗(yàn)任務(wù)】

一、8位可控加減法器

結(jié)合給定一位加法器，設(shè)計(jì)8位串行加減法器。（補(bǔ)碼運(yùn)算）

二、4位線性進(jìn)位74182

設(shè)計(jì)超前進(jìn)位產(chǎn)生器74182。

三、4位快速加法器

結(jié)合超前進(jìn)位產(chǎn)生器與所學(xué)知識，設(shè)計(jì)4位并行的快速加法器。

四、16位快速加法器。

結(jié)合超前進(jìn)位產(chǎn)生器和4位并行快速加法器，設(shè)計(jì)16位并行快速加法器。

五、32位快速加法器

結(jié)合超前進(jìn)位產(chǎn)生器和4位/16位并行快速加法器，設(shè)計(jì)32位并行快速加法器。

六、算數(shù)邏輯運(yùn)算單元ALU

設(shè)計(jì)具有13個(gè)指定功能的算數(shù)邏輯運(yùn)算單元ALU

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

【實(shí)驗(yàn)進(jìn)度表格】

一、8位可控加減法器

1、結(jié)合所給的一位加法器，復(fù)制八個(gè)將其首位拼接起來。

2、由于要求能控制加法和減法，結(jié)合其為補(bǔ)碼運(yùn)算，將y每一位的輸入對sub求異或，sub=1的時(shí)候，輸入的數(shù)據(jù)即為-y的反碼，再將sub送入預(yù)先進(jìn)位位，實(shí)現(xiàn)了對y操作數(shù)諸位取反和末尾加一的過程，從而完成減法操作

電路圖如下：

二、4位線性進(jìn)位74182

n位串行加法電路中數(shù)與僅為輸出的邏輯表達(dá)式如下：

假設(shè),，上式可以轉(zhuǎn)換為

從而可得到每一位的進(jìn)位生成函數(shù)和進(jìn)位傳遞函數(shù)。

電路圖如下：

三、4位快速加法器

我們有,，結(jié)合74182

電路圖如下：

四、16位快速加法器。

結(jié)合四位快速加法器和74182

電路圖如下：

五、32位快速加法器

結(jié)合四位快速加法器和74182

電路圖如下：

六、算數(shù)邏輯運(yùn)算單元ALU

1、首先將指令分離出來

2、運(yùn)用自帶的移位器對0、1、2號功能做移位

3、運(yùn)用自帶的乘法器和除法器完成3、4號功能要求的乘法、除法運(yùn)算。

4、運(yùn)用32位加減法運(yùn)算器，結(jié)合無符號溢出位進(jìn)位/借位，有符號溢出為最高位和次高位的異或運(yùn)算，結(jié)合分離出來的5和6，實(shí)現(xiàn)5、6號功能。

5、運(yùn)用自帶的32位邏輯門完成7、8、9、10號功能

6、運(yùn)用自帶的比較器完成11、12號功能

比較器的輸出位寬為1，需要用位擴(kuò)展器將其擴(kuò)展為32位（高位補(bǔ)0）

7、運(yùn)用數(shù)據(jù)選擇器將所有輸出拼起來

總電路圖如下：

測試結(jié)果如下：

【設(shè)計(jì)過程、實(shí)驗(yàn)心得、意見建議】

本次實(shí)驗(yàn)設(shè)計(jì)了CPU中的ALU，設(shè)計(jì)的時(shí)候要注意在使用系統(tǒng)自帶的運(yùn)算器的時(shí)候注意調(diào)整其屬性（移位類型，有無符號比較），否則可能會使實(shí)驗(yàn)出錯。