HDLBits (92) — 多路復(fù)用器和D觸發(fā)器
2022-04-02 00:36 作者:僚機(jī)Wingplane | 我要投稿
本題鏈接：
https://hdlbits.01xz.net/wiki/Exams/2014_q4a
思考下圖所示的n位移寄存器電路：
編寫一個名為?top_module 的 Verilog 模塊，做為這個電路的一級，包含觸發(fā)器和多路復(fù)用器。
題目
答案
順序塊用關(guān)鍵字 begin 和 end 來表示。
順序塊中的語句是一條條執(zhí)行的。當(dāng)然，非阻塞賦值除外。
順序塊中每條語句的時延總是與其前面語句執(zhí)行的時間相關(guān)。
參考內(nèi)容：
4.4 Verilog 語句塊?| 菜鳥教程：
https://www.runoob.com/w3cnote/verilog-statements-block.html
標(biāo)簽：
