有時(shí)思維定式會(huì)讓我們犯錯(cuò)，特別是在硬件設(shè)計(jì)中，需要不斷總結(jié)經(jīng)驗(yàn)和教訓(xùn)。

　　第一，降低成本

　　現(xiàn)象1:這個(gè)高/低電阻是多大的電阻，關(guān)系不大，請(qǐng)選擇整數(shù)5K。

　　評(píng)論：市場(chǎng)上沒有5K的阻力。最近的是4.99K/1%，其次是5.1K/5%，分別比準(zhǔn)確度為20%的4.7K高出4倍和2倍。

　　20%精度的電阻電阻只有1、1.5、2.2、3.3、4.7和6.8類別，包括10的整數(shù)倍數(shù)。同樣，20%精度的電容也只有上述幾個(gè)值。如果選擇其他值，則必須使用更高的精度。費(fèi)用會(huì)增加幾倍，但得不到任何好處。

　　現(xiàn)象2:面板上的指示燈選擇什么顏色？我覺得藍(lán)色比較特別，選那個(gè)吧。

　　評(píng)論：不管其他紅色、綠色、黃色、橙色和其他顏色的包裝尺寸(5毫米以下)，成熟了幾十年，價(jià)格一般在5美分以下，但藍(lán)色幾乎是3-4年后發(fā)明的。技術(shù)成熟度和供應(yīng)穩(wěn)定性不好，但價(jià)格貴4 ~ 5倍。目前，藍(lán)色指示燈僅在視頻信號(hào)顯示等其他顏色無法替代的情況下使用。

　　現(xiàn)象3:這個(gè)邏輯作為74XX的門電路也很好，但太俗氣了，請(qǐng)使用CPLD?？雌饋砀呒?jí)多了。

　　評(píng)論：74XX的門電路只有幾毛錢，但CPLD至少要幾十塊錢。(GAL/PAL只有幾美元，但公司不建議使用。)費(fèi)用增加了N倍，生產(chǎn)、文件等工作增加了幾倍。

　　現(xiàn)象4:需要最快選擇所有芯片(EM、CPU、FPGA等)的系統(tǒng)要求太高。

　　評(píng)論：高速系統(tǒng)并非所有部分都在高速狀態(tài)下工作，設(shè)備速度每提高一個(gè)級(jí)別，價(jià)格就會(huì)上漲近一倍，對(duì)信號(hào)完整性問題有很大的負(fù)面影響。

　　現(xiàn)象5:這個(gè)主板的PCB設(shè)計(jì)要求不高，請(qǐng)用細(xì)線自動(dòng)布。

　　評(píng)論：自動(dòng)布線必須占用更大的PCB面積，同時(shí)要比手動(dòng)布線多出幾倍的洞。在大量產(chǎn)品中，PCB制造商降價(jià)考慮的因素除了業(yè)務(wù)因素外，還有線寬和過孔數(shù)量，分別影響了PCB的成品比例和鉆頭的消費(fèi)量，從而找到了降低供應(yīng)商成本的理由。

　　現(xiàn)象6:只要程序穩(wěn)定就行了。代碼有點(diǎn)長(zhǎng)。效率下降不是關(guān)鍵。

　　評(píng)論：CPU的速度和存儲(chǔ)空間都是用錢購(gòu)買的。如果多花幾天時(shí)間寫代碼，就能提高程序效率。降低CPU時(shí)鐘速度和減少存儲(chǔ)容量的成本絕對(duì)是經(jīng)濟(jì)實(shí)惠的。CPLD/FPGA設(shè)計(jì)也差不多。

? ? ? 二、低功耗設(shè)計(jì)

　　現(xiàn)象1:我們的系統(tǒng)是220V功率，所以不必在意功耗

　　評(píng)論：低功耗設(shè)計(jì)不是為了節(jié)能，而是有更多的優(yōu)點(diǎn)：降低電力模塊和冷卻系統(tǒng)成本，減少電流可以減少電磁輻射和熱噪音的干擾。如果設(shè)備溫度降低，部件壽命將相應(yīng)延長(zhǎng)(半導(dǎo)體部件的工作溫度提高10度，壽命將減少一半)

　　現(xiàn)象2:這些公交車信號(hào)都是用電阻拉的，放心

　　評(píng)論：信號(hào)要上升的原因有很多，但不是都要拉。244/245隔離總線和其他信號(hào)全部上傳后，幾瓦的功率將被這些電阻消耗掉(不使用8美分)

　　現(xiàn)象3:如何處理CPU和FPGA上未使用的I/O端口？先把它清空，以后再說

　　評(píng)論：如果未使用的I/O端口懸浮在空中，受到外界的輕微干擾，會(huì)成為反復(fù)振動(dòng)的輸入信號(hào)，MOS設(shè)備的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。拉它的話，最好設(shè)置輸出，因?yàn)槊總€(gè)針腳也有微安電流(當(dāng)然，外部不可能有其他驅(qū)動(dòng)信號(hào))

　　現(xiàn)象4:這個(gè)FPGA還有這么多門，請(qǐng)盡情發(fā)揮吧

　　評(píng)論：FGPA的功耗與使用的觸發(fā)器數(shù)和翻轉(zhuǎn)次數(shù)成正比，因此同一型號(hào)的FPGA在不同電路的不同時(shí)間功耗可能會(huì)相差100倍。最大限度地減少高速翻轉(zhuǎn)的觸發(fā)器數(shù)是降低FPGA功耗的根本方法。

　　現(xiàn)象5:這些小芯片功耗很低

　　評(píng)論：內(nèi)部不太復(fù)雜的芯片功耗很難確定。主要由針腳的電流決定。ABT16244，沒有負(fù)載，耗電量大約不到1毫安，但其指標(biāo)是可以驅(qū)動(dòng)每發(fā)60毫安的負(fù)載(例如與幾十歐姆一致的電阻)。也就是說，總負(fù)載的功耗最高為60 * 16=

　　現(xiàn)象6:內(nèi)存中有這么多控制信號(hào)，我這個(gè)主板只需要用OE和WE信號(hào)。只挑一塊接地。這樣，讀作業(yè)的時(shí)候數(shù)據(jù)會(huì)快得多。

　　評(píng)論：大多數(shù)存儲(chǔ)功耗，不管OE和WE如何，都比片無效時(shí)大100倍以上，因此，如果使用CS控制芯片并滿足其他要求，則必須最小化片脈沖的寬度。

? ? ? ?現(xiàn)象7:這些信號(hào)怎么都受到了沖擊？只要搭配得好，就能消失

　　點(diǎn)評(píng)估：除了一些特定信號(hào)(如100BASE-T、CML)外，都有過充。只要不大，就不一定要匹配。匹配也不是最匹配的。TTL的輸出阻抗不到50歐姆，有的不到20歐姆，如果使用這么大的匹配電阻，電流會(huì)變得很大，耗電量無法接受，另外的信號(hào)振幅也會(huì)變得很小，無法使用。此外，一般信號(hào)在輸出高評(píng)價(jià)和輸出低評(píng)價(jià)中輸出阻抗不相同，無法準(zhǔn)確匹配。因此，對(duì)TTL、LVDS、422等信號(hào)的匹配只要過滿就可以接受。

　　現(xiàn)象8:降低功耗是硬件人力，與軟件無關(guān)

　　評(píng)論：硬件只是舞臺(tái)，唱戲是軟件?？偩€上幾乎所有芯片的訪問，所有信號(hào)的反轉(zhuǎn)幾乎都是由軟件控制的。如果軟件能減少外部?jī)?nèi)存訪問次數(shù)(使用寄存器變量、使用內(nèi)部緩存等)、及時(shí)響應(yīng)中斷(中斷往往包括低水平有效、抗拉能力)和其他爭(zhēng)用。

　　三、系統(tǒng)效率

　　現(xiàn)象1:這個(gè)主頻100M的CPU只能處理70%，換個(gè)200M的主頻就可以了。

　　評(píng)論：系統(tǒng)的處理能力涉及多種因素，通信業(yè)務(wù)中的瓶頸一般在存儲(chǔ)上，CPU再快，外部訪問速度也沒有用。

　　現(xiàn)象2: CPU使用更大的高速緩存，應(yīng)該很快。

　　分?jǐn)?shù)：高速緩存的增加不一定能提高系統(tǒng)性能，在某些情況下，關(guān)閉高速緩存反而比使用高速緩存快。原因是需要多次重復(fù)使用移動(dòng)到緩存中的數(shù)據(jù)，以提高系統(tǒng)效率。因此，在通信系統(tǒng)中，通常只打開命令高速緩存，即使打開數(shù)據(jù)高速緩存，數(shù)據(jù)高速緩存也僅限于部分存儲(chǔ)空間，如堆棧部分。此外，程序設(shè)計(jì)必須同時(shí)考慮緩存的容量和塊大小。這包括鍵碼循環(huán)體的長(zhǎng)度和跳躍范圍。這意味著，如果一個(gè)周期比緩存大一點(diǎn)，并且重復(fù)，則可能會(huì)很慘。

　　現(xiàn)象3:這么多任務(wù)到底是中斷還是查詢？還是停止更快？

　　評(píng)論：中斷的實(shí)時(shí)性很強(qiáng)，但不一定快。如果中斷任務(wù)特別多，這不會(huì)退出，隨后又會(huì)繼續(xù)，一會(huì)兒系統(tǒng)就會(huì)崩潰。任務(wù)數(shù)量多，但頻繁的話，CPU的大量能量用于進(jìn)出中斷的開銷，系統(tǒng)效率非常低。切換到查詢方式會(huì)大大提高效率，但查詢可能無法滿足實(shí)時(shí)要求。因此，最好的方法是在中斷中查詢。也就是說，通過一次中斷處理和終止所有累積的任務(wù)?，F(xiàn)象4:存儲(chǔ)接口的計(jì)時(shí)都是制造商的默認(rèn)配置，不需要修改

　　評(píng)論：BSP的存儲(chǔ)接口設(shè)置的默認(rèn)值設(shè)置為最保守的參數(shù)，在實(shí)際應(yīng)用程序中，必須結(jié)合總線運(yùn)行頻率和備用周期等參數(shù)，合理配置。RAM的訪問周期為70ns，總線頻率為40M時(shí)，降低頻率(例如設(shè)置為3周期訪問時(shí)間，即75ns)可以提高效率。如果總線頻率為50米，則必須設(shè)置為4個(gè)周期，但實(shí)際訪問時(shí)間將降低到80ns。

　　現(xiàn)象5:不能處理一個(gè)CPU，如果用兩個(gè)分布處理，處理能力可能會(huì)增加一倍。

　　評(píng)論：搬磚需要兩個(gè)人的效率是一個(gè)人的兩倍。畫畫方面，再有一個(gè)人只能幫忙。使用幾個(gè)CPU需要對(duì)業(yè)務(wù)有更多的了解，最大限度地減少兩個(gè)CPU之間的調(diào)整成本，使1盡可能接近2，不小于1。

　　現(xiàn)象6:該CPU配備了DMA模塊，可用于移動(dòng)數(shù)據(jù)。

　　評(píng)論：實(shí)際DMA在硬件上搶占總線后，同時(shí)啟動(dòng)兩端設(shè)備，在一個(gè)周期內(nèi)讀取這邊，讀取那邊。(David? Assell，Northern? Exposure(美國(guó)電視劇)，MART)但是CPU中內(nèi)置的很多DMA只是模擬，在啟動(dòng)每個(gè)DMA之前，需要做很多準(zhǔn)備工作(起始地址和長(zhǎng)度等)，傳輸時(shí)經(jīng)常先在芯片內(nèi)暫存，然后再寫。也就是說，一次移動(dòng)一次數(shù)據(jù)需要兩個(gè)時(shí)鐘周期。比軟件快一點(diǎn)。(無指示、循環(huán)跳躍等無進(jìn)一步操作)因此，此DMA僅適用于大數(shù)據(jù)塊。

　　四、信號(hào)完整性

　　現(xiàn)象1:這些信號(hào)都經(jīng)過了模擬，絕對(duì)沒問題。

　　評(píng)論：模擬模型不能和實(shí)物完全一樣。其他批次處理的實(shí)物也可能不同。更不用說模特了。再加上實(shí)際情況千差萬別，模擬也不可能做到所有的可能性，尤其是相聲。有人勸告說，單板上只要有特定長(zhǎng)度的包，就容易丟失包。最后一個(gè)原因是，長(zhǎng)度字段的值以0xFF出現(xiàn)在公交車上時(shí)，干擾相鄰的WE信號(hào)，無法寫入RAM。其他數(shù)據(jù)也會(huì)對(duì)WE造成干擾，但干擾在允許范圍內(nèi)，但如果8位總線同時(shí)從0更改為1，附近的信號(hào)將無法承受。結(jié)論是，仿真結(jié)果僅供參考，應(yīng)留出足夠的余量。

　　現(xiàn)象二：100米的數(shù)據(jù)總線應(yīng)該算是高頻信號(hào)，這個(gè)時(shí)鐘信號(hào)頻率只有8K，所以問題不大。

　　評(píng)論：數(shù)據(jù)總線值通常從控制信號(hào)或時(shí)鐘信號(hào)的一個(gè)邊緣采樣。只要在這條邊上保持足夠的設(shè)置時(shí)間和保持時(shí)間就可以了。即使在這個(gè)范圍之外有干涉，過度充實(shí)也不會(huì)產(chǎn)生太大影響。(當(dāng)然，最好不要超過芯片能承受的最大電壓值。)但是時(shí)鐘信號(hào)無論頻率有多低(其實(shí)頻譜范圍很廣)，其邊緣都是關(guān)鍵?，F(xiàn)象3:因?yàn)槭菙?shù)字信號(hào)，所以邊緣陡峭的話，陡峭的話就好了。

　　評(píng)論：邊緣越陡峭，頻譜范圍越廣，高頻部分的能量就越大。頻率高的信號(hào)更容易受到輻射(例如微波電臺(tái)可以做成手機(jī)，長(zhǎng)波電臺(tái)在很多國(guó)家不能做到)。此外，很容易干擾其他信號(hào)，電線上的傳輸質(zhì)量變差，可以盡可能使用低速芯片。

　　現(xiàn)象4:為了確保干凈的電源，去偶數(shù)電容是多益線

　　評(píng)論：一般來說，偶數(shù)電容越多，電源越軟，但也有不利因素，如過多會(huì)浪費(fèi)成本、接線困難、電擊電流過大等。電擊電流、電擊電流等)設(shè)計(jì)偶容量的關(guān)鍵是選擇容量、調(diào)整地點(diǎn)。一般芯片手冊(cè)有偶容量設(shè)計(jì)參考，最好按照手冊(cè)來做。

　　現(xiàn)象5:信號(hào)匹配真的很麻煩。怎么樣才能很好地匹配？

　　評(píng)論：總體原則是，信號(hào)在導(dǎo)線上超過跳躍時(shí)間時(shí)，信號(hào)的反射問題很重要。信號(hào)反射的原因是電路阻抗不平衡造成的，匹配的目的是為了接近驅(qū)動(dòng)端、負(fù)載端和傳輸線的阻抗。

　　但是，能否很好地匹配也與PCB中信號(hào)線的拓?fù)浣Y(jié)構(gòu)有關(guān)。傳輸線的分支、通孔、拐角、引腳插件、位置和接地距離的變化會(huì)改變阻抗。這些因素使反射波形變得非常復(fù)雜，難以匹配，因此高速信號(hào)僅使用點(diǎn)對(duì)點(diǎn)方法。

　　五、可靠性設(shè)計(jì)

　　現(xiàn)象1:這種單板已經(jīng)少量生產(chǎn)，經(jīng)過長(zhǎng)時(shí)間的測(cè)試，沒有發(fā)現(xiàn)任何問題

　　評(píng)論：硬件設(shè)計(jì)和芯片應(yīng)用程序必須符合相關(guān)規(guī)范，特別是芯片手冊(cè)中提到的所有參數(shù)(內(nèi)壓、I/O級(jí)別范圍、電流、計(jì)時(shí)、溫度PCB布線、電源質(zhì)量等)，單靠測(cè)試是無法確認(rèn)的。公司發(fā)現(xiàn)很多產(chǎn)品都受到了慘痛的教訓(xùn)，產(chǎn)品賣了一兩年，IC制造商換了生產(chǎn)線，我們的主板就不旋轉(zhuǎn)了。原因是別人的芯片參數(shù)發(fā)生了一些變化。但是因?yàn)闆]有超出手冊(cè)的范圍。如果你以手冊(cè)為準(zhǔn)，他怎么變都不怕。如果參數(shù)超出手冊(cè)的范圍，可以要求他索賠。(如果這個(gè)時(shí)候你的板子還能轉(zhuǎn)動(dòng)，你的可信度就更大了。）

　　現(xiàn)象2:這部分電路只要要求軟件就不會(huì)有問題。

　　評(píng)論：硬件上的很多電氣特性是由軟件直接控制的，但軟件經(jīng)常發(fā)生事故，所以無法預(yù)測(cè)程序飛走后會(huì)發(fā)生什么動(dòng)作。設(shè)計(jì)師無論軟件做什么工作，都要確保硬件在短期內(nèi)不會(huì)受到永久性損壞。

　　現(xiàn)象3:如果出現(xiàn)用戶操作錯(cuò)誤，不能怪我。評(píng)論：要求用戶嚴(yán)格遵循手冊(cè)是對(duì)的，但如果用戶是人，有錯(cuò)誤的時(shí)候，誤觸一個(gè)按鈕就停止工作，插錯(cuò)插頭就不能燒板。因此，用戶可能犯的各種錯(cuò)誤必須加以保護(hù)。

　　現(xiàn)象4:這塊板子壞了的原因是對(duì)面的板子出了問題，不是我的責(zé)任

　　評(píng)論：對(duì)各種對(duì)外硬件接口要有足夠的兼容性。對(duì)方信號(hào)不正常，所以不能休息。不正常應(yīng)該只影響相關(guān)的部分功能，其他功能應(yīng)該正常運(yùn)行，不能完全罷工，甚至不能造成永久性損傷，界面恢復(fù)后應(yīng)該立即恢復(fù)正常。