對(duì)仿真時(shí)間進(jìn)行保存.其寬度一般為64bit. 通過(guò)$time進(jìn)行賦值.

在verilog測(cè)試程序中(tb程序)

可以通過(guò)下面代碼,來(lái)創(chuàng)建一個(gè)晶振波形出來(lái).

便于在沒(méi)有板子的情況下仿真測(cè)試.

(此為系統(tǒng)函數(shù),通常用于調(diào)試代碼用,通常是不能綜合的)

verilog中關(guān)于延遲,

(通常用于測(cè)試代碼,通常不能綜合)