手機站首頁散文詩歌雜文隨筆日記小小說

散文網(wǎng) » 生活 »日常 » CMOS模擬集成電路設(shè)計實例——二級運算放大器設(shè)計（下）

CMOS模擬集成電路設(shè)計實例——二級運算放大器設(shè)計（下）

2022-04-18 14:19 作者:ic初學(xué)者 0人讀過 | 我要投稿

『?見賢思齊焉，見不賢而內(nèi)自省也?！?/p>

——《論語?·?里仁篇》

[解釋]?見到一個品德能力超過自己的人，就要想著自己要努力跟他一樣；見到一個不如自己的人，就要反思自己是不是有一樣的缺點。

本文將介紹二級運算放大器電路的仿真、優(yōu)化和性能總結(jié)。

放大器電路的仿真

文章【CMOS模擬集成電路設(shè)計實例——二級運算放大器設(shè)計（上）】對如圖1所示二級運算放大器的電路參數(shù)進行了基本計算，得到了電路的一套基本設(shè)計參數(shù)，但結(jié)果并不精確。以此為起點，基于更為精確的電路SPICE模型，采用工藝廠家提供MOS器件模型，開展詳細(xì)的電路的仿真，得到電路的精確性能結(jié)果。必要的情況下，需要對電路進行優(yōu)化和調(diào)整，以便得到想要的電路性能。

圖1?二級運算放大器實例

根據(jù)圖1和計算結(jié)果，采用virtuoso電路編輯軟件在lab1中創(chuàng)建opamp_2stage單元，電路圖如圖2。注意M6的尺寸W/L采用3×16=48，即W=3μm×16叉指，L=1μm；M7為3×8=24，即W=3μm×8叉指，L=1μm。這樣可以與M4以及M5保證精確的比例關(guān)系。

圖2 設(shè)計的放大器電路圖

創(chuàng)建如圖3的仿真電路圖。

(a) 偽差分輸入

?(b) 差分輸入

圖3 放大器開環(huán)仿真電路的電路圖

啟動ADE，設(shè)置好仿真數(shù)據(jù)存放路徑以及工藝庫，并且設(shè)置仿真電路中的變量，vpower=3.3，vbias=1.65，va=0.1m，f0=100K，Iref=30u。對放大器進行直流、交流、瞬態(tài)以及噪聲的仿真，仿真設(shè)置如圖4。

(a)瞬態(tài)仿真分析

(b) 直流仿真分析

(c) 交流仿真分析

?(d) 噪聲仿真分析

圖4 放大器的瞬態(tài)、DC、AC以及Noise仿真設(shè)置

運行直流仿真的OP仿真后，可以獲知電路的工作點信息。如圖5。通過工作點分析，要驗證所有MOS晶體管是否處于其飽和區(qū)。不包括電流基準(zhǔn)電路部分的電流情況下的放大器功耗為

包括放大器所有支路電流的功耗為

滿足設(shè)計要求。

根據(jù)放大器的工作點仿真，可以得知放大器輸入共模范圍（ICMR）為

其中OP仿真得到的飽和電壓vdsat就是MOS晶體管的過驅(qū)動電壓VOD。這里注意到M1和M2由于存在襯偏效應(yīng)，造成其閾值電壓0.8826V要大于估計值0.7V。由于在設(shè)計的過程中，VOD5留出了較多的余量，因此總體上ICMR下限接近滿足設(shè)計指標(biāo)，可以通過增加M1、M2或者M5的尺寸來減小VOD從而降低ICMR下限值。ICMR上限是滿足設(shè)計指標(biāo)要求的3.3V –0.5V=2.8V。

通過工作點的分析還可以得知輸出允許的范圍。M6的|VOD|為434.9mV，M7的VOD為309.9mV，即下限為309.9mV，上限VDD – 434.9mV，可見滿足設(shè)計要求輸出擺幅范圍（下限0.5V，上限VDD – 0.5V）。

通過工作點的分析，考察第一級增益級的gm和第二級增益級gm的情況，gm1=85.7μs而gm6=855.2μs，基本滿足gm6=10gm1的關(guān)系，但gm1和gm6均小于設(shè)計值的94.25μs和942.5μs。

圖5 放大器的靜態(tài)工作點

運行AC仿真后，可以獲知電路的交流小信號性能結(jié)果。AC的結(jié)果打印出如圖6的相頻特性和幅頻特性。相位裕度PM已經(jīng)接近60°，滿足45°的設(shè)計要求。直流增益為4893倍（約為73.8dB）滿足設(shè)計要求，與設(shè)計結(jié)果5036倍（約為74.04dB）也較為接近。只是增益帶寬積沒有達到預(yù)期指標(biāo)，但差距不大。在OP分析中可知M1、M2的gm沒有達到預(yù)期值，這樣導(dǎo)致增益帶寬積下降。下一步優(yōu)化電路時可以適當(dāng)增加M1、M2的寬長比或者偏置電流來提高gm，但要注意的是，這會使VOD值發(fā)生變化，進而影響輸入共模范圍。

圖6 放大器的相頻特性和幅頻特性

在vpower=3.3、vbias=1.65、Iref=30u偏置下，施加的瞬態(tài)輸入激勵是幅度為0.1mV、頻率為f0=100KHz的正弦信號，運行TRAN仿真后，可以得放大器的瞬態(tài)響應(yīng)，如圖7，可見輸出信號與輸入信號之間存在一定的相位差，輸出信號幅度與輸入信號幅度的比值為80.92/0.2=404.6（約為52dB），即100KHz輸入正弦信號時的增益為52dB，可見和交流仿真得到的幅頻特性結(jié)果是一致的。

圖7 輸入為正弦信號的瞬態(tài)響應(yīng)

運行noise仿真后，可以掌握電路的噪聲情況。噪聲特性曲線如圖8的輸出噪聲和輸入噪聲特性圖。

圖8 放大器的噪聲特性圖

圖9 放大器的轉(zhuǎn)換速率的仿真電路

為了進行放大器的轉(zhuǎn)換速率slew rate的仿真，創(chuàng)建如圖9的仿真電路圖，采用單位增益閉環(huán)形式。其中電流源同樣采用電流鏡復(fù)制的形式實現(xiàn)，放大器驅(qū)動1pF負(fù)載，電源電壓為vpower=3.3，輸入偏置電流源Iref=30u。同相輸入端施加偏置為2.15V、高低電平分別為±650mV的方波信號以便模擬1.5V到2.8V的大信號階躍輸入。運行tran仿真后，得到如圖10的瞬態(tài)結(jié)果波形圖，從中可見正負(fù)轉(zhuǎn)換速率分別為96V/μs和89.4V/μs，均滿足設(shè)計要求。

(a) 正轉(zhuǎn)換速率結(jié)果

(b) 負(fù)轉(zhuǎn)換速率結(jié)果

圖10 放大器的轉(zhuǎn)換速率的仿真結(jié)果

到此為止，通過電路仿真得到了設(shè)計的放大器電路的初步仿真結(jié)果，各主要性能指標(biāo)如表1?？梢姵嗽鲆鎺挿e和輸入共模范圍的下限沒有達到預(yù)期指標(biāo)，其他主要指標(biāo)滿足設(shè)計指標(biāo)。增益帶寬積以及輸入共模范圍可以通過調(diào)整M1、M2以及M5的寬長比或者偏置電流來優(yōu)化電路。

表1 放大器的初步仿真結(jié)果

放大器電路的優(yōu)化

下面針對沒有到達預(yù)期設(shè)計指標(biāo)的GBW和ICMR下限開展優(yōu)化設(shè)計。通過提高M1、M2的gm可以提高增益帶寬積，如果不改變偏置電流，增加M1、M2的寬長比，則可以提高其gm。

由此得到，優(yōu)化后的M1、M2的寬長比為

取優(yōu)化后的M1、M2的寬長比為（W/L）opt=3，可知M1、M2的過驅(qū)動電壓的改變量為

這樣同時也降低了ICMR的下限值，使其更加滿足預(yù)期的設(shè)計指標(biāo)。

為了滿足gm6≥10gm1的關(guān)系，M6和M7的尺寸也做相同比例的增加，gm1增加約為原來的1.225倍，為了計算方便并且留有余量，這里M6和M7的尺寸增加為原來的3/2，即M6的尺寸W/L采用3×24=72，即W=3μm×24叉指，L=1μm；M7為3×12=36，即W=3μm×12叉指，L=1μm。這樣可以與M4以及M5保證精確的比例關(guān)系。使得M6、M7直流的電流增加為原來的3/2倍，同時M6尺寸也增加為原來的3/2倍，這樣gm6也提高為原來的3/2倍。

根據(jù)優(yōu)化后M1、M2的尺寸結(jié)果，修改lab1中的opamp_2stage單元，電路圖如圖11。修改M1的尺寸W=3μm，L=1μm；M6的尺寸W=3μm×24叉指，L=1μm；M7的尺寸W=3μm×12叉指，L=1μm，其他不變。采用相同的仿真條件重新開展直流工作點（dc中的op）、交流（ac）、瞬態(tài)（tran）以及噪聲（noise）仿真。

圖11 優(yōu)化的放大器電路圖

通過工作點分析，驗證所有MOS晶體管也都處于其飽和區(qū)，如圖12，不包括電流基準(zhǔn)電路部分的電流情況下的放大器功耗為

包括放大器所有支路電流的功耗為

滿足設(shè)計要求。放大器輸入共模范圍（ICMR）為

其中飽和電壓就是MOS晶體管的過驅(qū)動電壓VOD。可見ICMR下限已滿足設(shè)計指標(biāo)。ICMR上限是也滿足設(shè)計指標(biāo)要求的3.3V–0.5V=2.8V。

對于輸出允許的范圍，M6的|VOD|為435.84mV，M7的VOD為310.06mV，即下限為310.06mV，上限VDD–435.84mV，可見仍滿足設(shè)計要求輸出擺幅范圍（下限0.5V，上限VDD–0.5V）。

通過工作點的分析，電路優(yōu)化后，第一級增益級的gm1=107.321μS，大于設(shè)計值的94.25μS。第二級增益級gm6=1.2829ms，符合優(yōu)化電路的預(yù)期gm6=855.2μs×3/2=1.2828ms，大于設(shè)計值942.5μs，并且滿足gm6≥10gm1的關(guān)系。

圖13?優(yōu)化后放大器的相頻幅頻特性

針對優(yōu)化后的放大器運算AC仿真后，將AC的結(jié)果打印出如圖13的相頻特性和幅頻特性?？梢娫鲆鎺挿e已經(jīng)達到52.175MHz，滿足設(shè)計指標(biāo)要求的50MHz，仿真結(jié)果與設(shè)計預(yù)期比較接近。相位裕度PM同樣接近60°，滿足45°的設(shè)計要求。直流增益為5997倍（約為75.6dB），滿足設(shè)計要求。

在同樣的條件vpower=3.3、vbias=1.65、Iref=30u下，施加的瞬態(tài)輸入激勵是幅度為0.1mV、頻率為f0=100KHz的正弦信號，運行TRAN仿真后，優(yōu)化后放大器的瞬態(tài)響應(yīng)如圖14，由于優(yōu)化后的放大器的帶寬增加了，這樣造成在同樣的100KHz正弦輸入下，輸出的相位和增益與優(yōu)化前是有一些差別的。輸出信號幅度與輸入信號幅度的比值為99.53/0.2=497.65（約為54dB），即100KHz輸入正弦信號時的增益為54dB，這和交流仿真得到的幅頻特性結(jié)果也是一致的。