問(wèn)題來(lái)了, 如今 6nm 的 IOD 也就 1WGP GPU, 看起來(lái) AMD 完全不舍得在 IOD 下料.

而且 IOD 上的 Cache 充其量就是像 Apple SLC 那樣的 Memory Cache, 可以認(rèn)為是一個(gè)時(shí)序不錯(cuò)的超高頻 DDR5 的效果, 稍微拉低延遲并提升帶寬.

即便 AMD 在 IOD 堆 Cache, 但客觀(guān)問(wèn)題是:

首先走 IF 本身受制于 PCB 基板的布線(xiàn)密度和電氣性能, 寬度(16b/cycle 寫(xiě)入, 32 bcycle 讀取)和速度(FCLK)就不是很足, IOD 有這層 MC 對(duì) CCD 幫助并不大, 除非像 Navi 31 那樣走先進(jìn)互聯(lián)封裝, 讓 MCD 和 GCD 之間以 EFB 高速互聯(lián).

另外一方面, 3D V-Cache 的接口可是能跑到 CCX 內(nèi)部的 4.XGhz 頻率(只犧牲一點(diǎn)點(diǎn)延遲和帶寬), 這點(diǎn)就足夠吊打 MCD 那點(diǎn)容量和對(duì)延遲的平滑作用, 屬于一步就把游戲、HPC 應(yīng)用干到能產(chǎn)生速度質(zhì)變的程度.

而且 CCD 和 V-Cache 的 Die 都特別小, 相比在本身很大的 IOD 上加 Cache 對(duì)良率和產(chǎn)率的損失, CCD 疊 Cache 要?jiǎng)澦愫芏? 而且恐怕很多人不知道, 標(biāo)稱(chēng) 7nm 的 V-Cache 的 SRAM 用了特殊的設(shè)計(jì)和工藝, 甚至比 N5 的 SRAM Array 的密度還要高.

編輯切換為居中

編輯切換為居中

而且 AMD 的 L3 是一個(gè)類(lèi)似 2x4 的 mesh 結(jié)構(gòu)(AMD 叫這個(gè)雙向環(huán)形總線(xiàn), 但是和 Intel 的環(huán)形總線(xiàn)是兩個(gè)畫(huà)風(fēng))

更何況 CCD 疊 V-Cache 是服務(wù)器(Milan-X, Genoa-X 平臺(tái)) 下放的方案, 屬于是讓追求 3A 游戲高幀率的玩家撿了個(gè)漏, 基本不用折騰內(nèi)存了.

從入門(mén)主打游戲的的 5800X3D(搭配 B550+DDR4 平臺(tái), 高性?xún)r(jià)比), 到兼顧生產(chǎn)力的 7900X3D 和 7950X3D 現(xiàn)在都已經(jīng)上市.