進(jìn)入芯片行業(yè)需要學(xué)習(xí)哪些基本功呢？芯片設(shè)計工程師的技能是通過多年的經(jīng)驗學(xué)習(xí)的。在您開始作為芯片設(shè)計工程師工作之前，很難給出一個需要的全面的單一列表，也不可能學(xué)習(xí)所有內(nèi)容。話雖如此，但您開始芯片設(shè)計師職業(yè)生涯時必須要掌握的基本功——Verilog 或 VHDL。

大多數(shù)芯片設(shè)計都使用像 SystemVerilog 或 VHDL 這樣的 HDL，并且對語言有充分的了解可以幫助您將設(shè)計轉(zhuǎn)換為高效的 HDL 模型。根據(jù)您是使用 HDL 進(jìn)行 RTL 開發(fā)還是設(shè)計驗證，技能也會有所不同

IC初學(xué)者入門的必讀書籍《Verilog+HDL應(yīng)用程序設(shè)計實例精講》，之前也推薦給很多人，大多數(shù)都表示有幫助。在最后為大家分享。

◇◆◇

1.?入門首先要掌握HDL

第一句話是：還沒學(xué)數(shù)電的先學(xué)數(shù)電。然后你可以選擇verilog或者VHDL，有C語言基礎(chǔ)的，建議選擇VHDL。因為verilog太像C了，很容易混淆，最后你會發(fā)現(xiàn)，你花了大量時間去區(qū)分這兩種語言，而不是在學(xué)習(xí)如何使用它。當(dāng)然，你思維能轉(zhuǎn)得過來，也可以選verilog，畢竟在國內(nèi)verilog用得比較多。

接下來，首先找本實例抄代碼。抄代碼的意義在于熟悉語法規(guī)則和編譯器（這里的編譯器是硅編譯器又叫綜合器，常用的編譯器有：Quartus、ISE、Vivado、Design Compiler 、Synopsys的VCS、iverilog、LatTIce的Diamond、Microsemi/Actel的Libero、Synplify pro），然后再模仿著寫，最后不看書也能寫出來。編譯完代碼，就打開RTL圖，看一下綜合出來是什么樣的電路。

HDL是硬件描述語言，突出硬件這一特點，所以要用數(shù)電的思維去思考HDL，而不是用C語言或者其它高級語言。

◇◆◇

2.?獨立完成中小規(guī)模的數(shù)字電路設(shè)計

設(shè)計一些數(shù)字電路了，像交通燈、電子琴、DDS等等，推薦的教材是《Verilog HDL應(yīng)用程序設(shè)計實例精講》。在這一階段，你要做到的是：給你一個指標(biāo)要求或者時序圖，你能用HDL設(shè)計電路去實現(xiàn)它。這里你需要一塊開發(fā)板，可以選Altera的cyclone IV系列，或者Xilinx的Spantan 6。還沒掌握HDL之前千萬不要買開發(fā)板，因為你買回來也沒用。這里你沒必要每次編譯通過就下載代碼，咱們用modelsim仿真（此外還有QuestaSim、NC verilog、Diamond的AcTIve-HDL、VCS、Debussy/Verdi等仿真工具），如果仿真都不能通過那就不用下載了，肯定不行的。在這里先掌握簡單的testbench就可以了。

◇◆◇