????為什么我們常用1u+0.1u的電容來退耦呢？

????下面我們先來討論電容本身的等效電路，我們都知道電容有三個重要的寄生參數(shù)，即ESL（寄生電感）、ESR（寄生電阻）與Rleak（漏電阻），等效電路如下圖所示：

?

? ? 其中ESL主要由元件引腳電感以及元件兩極間的等效電感組成，也就是說，它的大小取決于封裝；ESR主要由電阻本身工藝導(dǎo)致，所以會受溫度、工作頻率等影響；Rleak取決于電容本身的泄露特性。

????那么從上圖可以看到，電容和電感串聯(lián)到了同一個電路上面，顯然，當(dāng)頻率到達(dá)某個值時，將會發(fā)生串聯(lián)諧振，在這個諧振點(diǎn)時整個電路的阻抗最小，也就是說實(shí)際電容的阻抗最小，如下圖所示為電容（0603、100nF、±5%、25V、X7R、MLCC）的頻率與阻抗的關(guān)系，其中左邊的曲線取決于電容本身的容值，頻率越高阻抗越小，右邊部分的曲線取決于電容的ESL，頻率越高阻抗越大，由此可見，當(dāng)C和ESL越大，諧振頻率越低（即所謂的低頻選擇大電容）。

?

? ? 對于電容本身特性有所了解后，我們需要先對“退耦”的實(shí)際進(jìn)行分析，退耦實(shí)際上就是給高頻信號提供一個到地的低阻抗回路，從而避免高頻信號對于我們供電的影響，既然這樣，那電容的阻抗顯然越低越好，即最好可以達(dá)到電容的諧振點(diǎn)，但是又由于噪聲并不是一個固定的頻率點(diǎn)，而是一個頻帶，所以實(shí)際時就要盡可能構(gòu)成一段比較寬的低阻抗頻帶。

????現(xiàn)在問題又回到了開始，既然要構(gòu)成低阻抗頻帶，又說“低頻選大電容，高頻選小電容”，那不就是1u+0.1u嗎，接下來我們將分析我們常用的1u+0.1u的方式能不能構(gòu)成低阻抗“頻帶”。

????由上文我們可以知道電容的頻帶與ESL和C有關(guān)，但是ESL主要由封裝決定，而我們常用兩個0603電容作為退耦電容，如圖為0603封裝的1uF電容的曲線：

?

可以看到，兩個電容的諧振點(diǎn)很好的分開了，所以這兩個電容可以構(gòu)成一個需要的低阻抗頻帶（需要注意頻率較低時電容阻抗較大）。

?

一點(diǎn)點(diǎn)想法：

????本來我寫這個稿子是因為我看到了一本書，書上論述了封裝和電容值對于諧振點(diǎn)的影響，得出的結(jié)論是需要使用兩個不同封裝的電容才能現(xiàn)成一個好的低阻抗頻帶，作者認(rèn)為同樣封裝、不同容值的電容的頻帶是重疊的，只會降低這一小段的等效阻抗（兩個電容并聯(lián)），但是實(shí)際上顯然不是。

????下圖為0402封裝的100nF的電容，除了封裝以外，其余參數(shù)基本與圖 2的電容相同，按照前文所示作者的想法，這兩個電容應(yīng)該有較大區(qū)別，然而實(shí)際上差別并不大：

?

? ? 由上圖可看出，雖然封裝不同會導(dǎo)致ESL不同，但是ESL相對于電容值來說還是太小了，幾乎不會對阻抗曲線產(chǎn)生什么影響。

????我的曲線由AVX官網(wǎng)提供的SpiCAP得到，如果上文有錯漏之處，請大家指出，謝謝。