鏈接：https://pan.baidu.com/s/1VMC3fje-9v-R0FhNPzCWtQ?pwd=c56i?

提取碼：c56i

譯者序
前言
作者簡介
第1章 概述
1.1 鰭式場效應(yīng)晶體管（FinFET）
1.2 集成電路制造中的MOSFET器件概況
1.2.1 納米級MOSFET縮小的挑戰(zhàn)
1.2.1.1 短溝道MOSFET中的泄漏電流
1.2.1.2 MOSFET性能波動(dòng)
1.2.2 MOSFET縮小難題的物理機(jī)理
1.3 替代器件概念
1.3.1 無摻雜或輕摻雜溝道MOSFET
1.3.1.1 深耗盡溝道MOSFET
1.3.1.2 埋暈MOSFET
1.3.2 薄體場效應(yīng)晶體管
1.3.2.1 單柵超薄體場效應(yīng)晶體管
1.3.2.2 多柵場效應(yīng)晶體管
1.4 VLSI電路和系統(tǒng)中的FinFET器件
1.5 FinFET器件簡史
1.6 小結(jié)
參考文獻(xiàn)
第2章 半導(dǎo)體物理基礎(chǔ)
2.1 簡介
2.2 半導(dǎo)體物理
2.2.1 能帶模型
2.2.2 載流子統(tǒng)計(jì)
2.2.3 本征半導(dǎo)體
2.2.3.1 本征載流子濃度
2.2.3.2 電子和空穴的有效質(zhì)量
2.2.4 非本征半導(dǎo)體
2.2.4.1 非本征半導(dǎo)體中的費(fèi)米能級
2.2.4.2 簡并摻雜半導(dǎo)體中的費(fèi)米能級
2.2.4.3 半導(dǎo)體中的靜電勢和載流子濃度
2.2.4.4 準(zhǔn)費(fèi)米能級
2.2.5 半導(dǎo)體中的載流子輸運(yùn)
2.2.5.1 載流子漂移：載流子在電場中的運(yùn)動(dòng)
2.2.5.2 載流子擴(kuò)散
2.2.6 載流子的產(chǎn)生-復(fù)合
2.2.6.1 注入水平
2.2.6.2 復(fù)合過程
2.2.7 半導(dǎo)體基本方程
2.2.7.1 泊松方程
2.2.7.2 傳輸方程
2.2.7.3 連續(xù)性方程
2.3 n型和p型半導(dǎo)體接觸理論
2.3.1 pn結(jié)的基本特征
2.3.2 內(nèi)建電勢差
2.3.3 突變結(jié)
2.3.3.1 靜電學(xué)
2.3.4 外加偏壓下的pn結(jié)
2.3.4.1 單邊突變結(jié)
2.3.5 pn結(jié)上的載流子輸運(yùn)
2.3.5.1 少數(shù)載流子濃度與結(jié)電勢的關(guān)系
2.3.6 pn結(jié)I-V特性
2.3.6.1 pn結(jié)泄漏電流的溫度依賴性
2.3.6.2 pn結(jié)電流方程的局限性
2.3.6.3 體電阻
2.3.6.4 結(jié)擊穿電壓
2.3.7 pn結(jié)動(dòng)態(tài)特性
2.3.7.1 結(jié)電容
2.3.7.2 擴(kuò)散電容
2.3.7.3 小信號電導(dǎo)
2.3.8 pn結(jié)等效電路
2.4 小結(jié)
參考文獻(xiàn)
第3章 多柵金屬-氧化物-半導(dǎo)體（MOS）系統(tǒng)
3.1 簡介
3.2 平衡態(tài)下多柵MOS電容器
3.2.1 孤立的金屬、氧化物和半導(dǎo)體材料的特性
3.2.1.1 功函數(shù)
3.2.2 接觸形成MOS系統(tǒng)中的金屬、氧化物和半導(dǎo)體材料
3.2.2.1 金屬柵功函數(shù)位于硅帶隙邊緣的MOS系統(tǒng)
3.2.2.2 金屬柵功函數(shù)位于硅帶隙中央的MOS系統(tǒng)
3.2.3 氧化層電荷
3.2.3.1 界面陷阱電荷
3.2.3.2 固定氧化層電荷
3.2.3.3 氧化層陷阱電荷
3.2.3.4 可動(dòng)離子電荷
3.2.4 氧化層電荷對能帶結(jié)構(gòu)的影響：平帶電壓
3.2.5 表面勢
3.3 外加偏壓下的MOS電容器
3.3.1 積累
3.3.2 耗盡
3.3.3 反型
3.4 多柵MOS電容器系統(tǒng)：數(shù)學(xué)分析
3.4.1 泊松方程
3.4.2 靜電勢和電荷分布
3.4.2.1 半導(dǎo)體中的感生電荷
3.4.2.2 表面勢公式
3.4.2.3 閾值電壓
3.4.2.4 表面勢函數(shù)
3.4.2.5 反型電荷密度的統(tǒng)一表達(dá)式
3.5 量子力學(xué)效應(yīng)
3.6 小結(jié)
參考文獻(xiàn)
第4章 FinFET器件工藝概述
4.1 簡介
4.2 FinFET制造工藝
4.3 體FinFET制造
4.3.1 起始材料
4.3.2 阱的形成
4.3.2.1 p阱的形成
4.3.2.2 n阱的形成
4.3.3 Fin圖形化：間隔層刻蝕技術(shù)
4.3.3.1 芯軸圖形化
4.3.3.2 氧化物間隔層形成
4.3.3.3 硅Fin形成
4.3.4 非傳統(tǒng)的阱形成工藝
4.3.5 柵極定義：多晶硅dummy柵形成
4.3.6 源漏延伸工藝
4.3.6.1 nFinFET源漏延伸形成
4.3.6.2 pFinFET源漏延伸形成
4.3.7 凸起源漏工藝
4.3.7.1 SiGepFinFET凸起源漏形成
4.3.7.2 SiCnFinFET凸起源漏形成
4.3.7.3 凸起源漏硅化
4.3.8 替代金屬柵形成
4.3.8.1 多晶硅dummy柵去除
4.3.8.2 高k柵介質(zhì)淀積
4.3.8.3 金屬柵形成
4.3.9 自對準(zhǔn)接觸形成
4.3.9.1 金屬化
4.4 SOI-FinFET工藝流程
4.4.1 起始材料
4.4.2 Fin圖形化：間隔層刻蝕技術(shù)
4.4.2.1 芯軸圖形化
4.4.2.2 氧化物間隔層形成
4.4.2.3 硅Fin形成
4.4.3 體硅FinFET與SOI-FinFET制造工藝比較
4.5 小結(jié)
參考文獻(xiàn)
第5章 大尺寸FinFET器件工作原理
5.1 簡介
5.2 FinFET器件的基本特征
5.3 FinFET器件工作
5.4 漏極電流公式
5.4.1 靜電勢的推導(dǎo)
5.4.2 對稱DG-FinFET的連續(xù)漏極電流方程
5.4.3 對稱DG-FinFET的區(qū)域漏極電流公式
5.4.3.1 閾值電壓公式
5.4.3.2 線性區(qū)Ids方程
5.4.3.3 飽

查看全部↓

前言/序言

前言

作為互聯(lián)網(wǎng)、社會(huì)媒體和網(wǎng)絡(luò)互聯(lián)或者稱為物聯(lián)網(wǎng)（IoT）的基礎(chǔ)，硅集成電路（IC）極大地影響了現(xiàn)代社會(huì)。新興的互聯(lián)網(wǎng)技術(shù)提供了人與人、人與機(jī)器和機(jī)器與機(jī)器的通信，使設(shè)備和服務(wù)能夠?qū)崿F(xiàn)通知、安全、節(jié)能、自動(dòng)化、電信、醫(yī)療保健、計(jì)算機(jī)、娛樂等功能。物聯(lián)網(wǎng)集成到一個(gè)單一的生態(tài)系統(tǒng)中，以創(chuàng)建具有共享用戶界面的智能環(huán)境。由于金屬-氧化物-半導(dǎo)體（MOS）場效應(yīng)晶體管（FET）或MOSFET器件的不斷小型化，提供了低成本、高密度、高速和低功耗集成電路，使得智能環(huán)境和集成生態(tài)系統(tǒng)的不斷進(jìn)步成為可能。創(chuàng)建智能網(wǎng)絡(luò)或“智能事物”以實(shí)現(xiàn)智能環(huán)境和集成生態(tài)系統(tǒng)需要“智能”電子產(chǎn)品，然而，由于短溝道效應(yīng)（SCE）等基本物理的限制， 設(shè)計(jì)和制造這些“智能”電子產(chǎn)品的MOSFET的性能已接近極限。在10nm世代，縮小MOSFET器件溝道長度會(huì)降低器件性能，包括亞閾值擺幅的退化和器件開啟電壓的降低。通過降低導(dǎo)致過大泄漏電流的柵極電壓并不易將尺寸縮小的MOSFET關(guān)斷。而且，由于短溝道效應(yīng)的存在，器件特性對工藝波動(dòng)變得越來越敏感，這對平面MOSFET持續(xù)向納米節(jié)點(diǎn)縮小提出了嚴(yán)峻的挑戰(zhàn)。此外，當(dāng)柵長小于22nm時(shí)，無論柵氧化層厚度如何，亞表面泄漏路徑都會(huì)受到柵極的弱控制，通過耦合到漏極的增強(qiáng)電場的作用，漏極偏置可以很容易地降低其勢壘。因此，為了應(yīng)對MOSFET持續(xù)縮小的挑戰(zhàn)，鰭式場效應(yīng)晶體管（FinFET）應(yīng)運(yùn)而生，它是繼續(xù)縮小和制造集成電路的真正替代方案，從而能創(chuàng)造智能事物，實(shí)現(xiàn)智能環(huán)境和集成生態(tài)系統(tǒng)?！都{米集成電路FinFET器件物理與模型》介紹了FinFET器件的基本結(jié)構(gòu)和工作原理，它們是理解超大規(guī)模集成（VLSI）電路和系統(tǒng)的設(shè)計(jì)與制造所必需的。

市面上已有關(guān)于器件工藝和FinFET建模的大量研究論文和一些書籍。大多數(shù)研究論文都是為該領(lǐng)域的專家撰寫的。另一方面，關(guān)于FinFET的現(xiàn)有書籍，要么是專注于用于集成電路設(shè)計(jì)的器件建模，要么是研究和開發(fā)方面的研究論文集，而沒有提供FinFET器件工作的基本原理，也沒有足夠的背景知識來幫助初學(xué)者以及正在轉(zhuǎn)向FinFET器件技術(shù)的一線工程師和專家理解新采用的主流器件技術(shù)。在工業(yè)界，我在半導(dǎo)體工藝、器件結(jié)構(gòu)與器件建模領(lǐng)域工作了30余年，在學(xué)術(shù)界，我講授器件和工藝物理及器件建模課程20多年，在這之后，我覺得需要一本全面講解FinFET器件電子學(xué)的圖書，以便于理解納米級FinFET集成電路的設(shè)計(jì)與制造?！都{米集成電路FinFET器件物理與模型》為讀者提供了FinFET的基本結(jié)構(gòu)和理論，以持續(xù)將器件縮小至VLSI電路制造技術(shù)的最終縮小極限?！都{米集成電路FinFET器件物理與模型》從基本半導(dǎo)體電子學(xué)開始，介紹了FinFET工作原理和建模。因此，《納米集成電路FinFET器件物理與模型》對初學(xué)者和微電子器件與設(shè)計(jì)工程領(lǐng)域的專家了解FinFET器件的理論和工作很有用。

《納米集成電路FinFET器件物理與模型》面向在電子器件領(lǐng)域工作的研究人員和從業(yè)者以及電氣和電子工程專業(yè)的高年級本科生和研究生。然而，即使對不怎么熟悉半導(dǎo)體物理的本科生，《納米集成電路FinFET器件物理與模型》的寫作方式也能讓他們理解FinFET的基本概念。

第1章介紹了在納米節(jié)點(diǎn)VLSI電路和系統(tǒng)中作為主流MOSFET和平面CMOS工藝的替代者的FinFET器件。本章概述了主流MOSFET在22nm節(jié)點(diǎn)以下由于短溝道效應(yīng)所帶來的縮小限制，討論了用于22nm以下節(jié)點(diǎn)的VLSI電路和系統(tǒng)的尺寸縮小的非傳統(tǒng)平面MOSFET和非平面FinFET器件；并介紹了多柵超薄體FinFET器件在克服亞22nm世代VLSI電路制造中的短溝道效應(yīng)方面的優(yōu)勢。此外，還介紹了用于非平面CMOS工藝的FinFET的產(chǎn)生和發(fā)展的詳盡歷史。

第2章簡要介紹了基本的半導(dǎo)體電子學(xué)和pn結(jié)工作原理，作為理解FinFET器件的背景材料。

第3章介紹了多柵MOS電容器系統(tǒng)的基本結(jié)構(gòu)和工作原理，作為FinFET器件理論發(fā)展的基礎(chǔ)；推導(dǎo)了多柵MOS電容器系統(tǒng)的解析表達(dá)式，由此討論了多柵MOS電容器系統(tǒng)在積累、耗盡和反型模式下的工作；建立了統(tǒng)一的表面勢函數(shù)，用以分析適用于FinFET器件的多柵MOS電容器的特性。文中還導(dǎo)出了一個(gè)統(tǒng)一的反型電荷表達(dá)式，用以解釋多柵MOS電容器中的襯底摻雜效應(yīng)，可用于FinFET電流的計(jì)算。

第4章概述了非平面CMOS工藝中的FinFET器件結(jié)構(gòu)、工藝技術(shù)和典型的FinFET制造工藝；綜述了在體硅襯底和SOI襯底上制備FinFET的工藝流程，重點(diǎn)介紹了各種工藝的復(fù)雜性和優(yōu)點(diǎn)。

第5章介紹了FinFET的基本理論、表面勢的計(jì)算方法以及長溝道器件的靜電行為；采用一組簡化的假設(shè)推導(dǎo)了適用于所有器件工作區(qū)域的長溝道器件的連續(xù)漏極電流表達(dá)式；另外，從連續(xù)漏極電流表達(dá)式得到了線性、飽和和亞閾值等各個(gè)工作區(qū)的漏極電流表達(dá)式，可用于器件性能的直觀分析。

第6章介紹了FinFET中的小尺寸效應(yīng)，以精確表征實(shí)際的器件效應(yīng)；給出了短溝道效應(yīng)的數(shù)學(xué)表達(dá)式，包括Vth滾降、DIBL、量子力學(xué)效應(yīng)、低場遷移率、速度飽和、溝道長度調(diào)制和輸出電阻等。

第7章討論了在VLSI電路和系統(tǒng)中，F(xiàn)inFET器件泄漏電流不同分量的物理機(jī)制和數(shù)學(xué)表達(dá)式。這些泄漏電流分量包括由于漏極與源極接近而產(chǎn)生的亞閾值泄漏電流、由于帶-帶隧穿而產(chǎn)生的柵致漏和源泄漏電流、源漏pn結(jié)泄漏電流和柵極隧穿電流。

第8章概述了FinFET的寄生電阻和寄生電容組成，寄生電阻包括接觸電阻、擴(kuò)展電阻、 凸起的源漏串聯(lián)電阻的源漏延伸電阻分量以及柵極電阻，寄生電容包括覆蓋電容、邊緣電容和源漏pn結(jié)電容。

第9章概述了FinFET工藝、器件和電路設(shè)計(jì)面臨的主要挑戰(zhàn)。

第10章概述了公共多柵FinFET器件目前最先進(jìn)的緊湊模型。器件模型包括一個(gè)大尺寸器件核心模型和短溝道器件的模型，以精確分析物理和幾何尺寸效應(yīng)對實(shí)際器件的影響。該模型包括FinFET器件的電流-電壓和電容-電壓公式。此外，還建立了一個(gè)工藝波動(dòng)模型來估計(jì)摻雜漲落對FinFET器件的影響。

《納米集成電路FinFET器件物理與模型》每章最后都提供了大量的參考文獻(xiàn)，以幫助讀者了解FinFET和納米級集成電路FinFET制造技術(shù)的演變和發(fā)展。

Samar K.Saha

查看全部↓