最美情侣中文字幕电影,在线麻豆精品传媒,在线网站高清黄,久久黄色视频

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

Logic BIST介紹

2023-08-28 10:16 作者:西安簡矽技術(shù)  | 我要投稿

Logic BIST即邏輯內(nèi)建自測試(logic Built-ln Self Test)該硬件電路結(jié)構(gòu)的功能為生成測試數(shù)據(jù),將其輸入到被測電路,采集輸出響應(yīng),驗證輸出結(jié)果是否正確,這一工作流程是由內(nèi)建自測試控制器控制的,與ATPG過程類似的是我們可采用故障覆蓋率來評價內(nèi)建自測試的有效性。

對于內(nèi)建自測試電路,可對其進(jìn)行分類,根據(jù)自測試級別分類為系統(tǒng)級,板級,芯片級,根據(jù)電路類型對其分類為Logic BIST和Memory BIST,根據(jù)測試時間分類為On-line BIST以及Off-line BIST,這里的On-line和Off-line意為離線和在線,離線內(nèi)建自測試即為在內(nèi)建自測試接入時,需要暫停正常運行的被測電路的內(nèi)建自測試類型稱為離線內(nèi)建自測試,測試被測電路所花費的時間相對較短。在線內(nèi)建自測試與離線內(nèi)建自測試相比,在線內(nèi)建自測試允許在被測電路內(nèi)進(jìn)行操作,在一般情況下,一個在線內(nèi)建自測試必須找到合適的時間或正確的數(shù)據(jù)來連接和測試被測電路由于只能使用這種空閑時隙進(jìn)行工作所以在線內(nèi)建自測試需要相對較長的時間來測試整個被測電路,下圖是一個BIST流程結(jié)構(gòu)的簡單示意圖:

首先對于Test Pttern Generation測試向量生成過程,任何內(nèi)建自測試硬件的主要部分都是其測試向量生成模塊,在該模塊,通過一些特殊的電路結(jié)構(gòu)能產(chǎn)生偽隨機(jī)的測試向量,這類電路結(jié)構(gòu)有窮舉計數(shù)器,環(huán)形計數(shù)器,扭環(huán)計數(shù)器,然而這幾結(jié)構(gòu)包含或多或少的缺陷,所以我們通常采用它們的迭代延伸的電路結(jié)構(gòu)也就是線性反饋移位計數(shù)器作為測試向量生成電路。

線性反饋移位寄存器(Line Feedback Shift Register, LFSR)可以解決我們有關(guān)計數(shù)器的問題,如果一個n位二進(jìn)制計數(shù)器能產(chǎn)生2n個獨特的輸入向量,而LFSR能夠生成2n-1個獨特的偽隨機(jī)測試向量,一個LFSR包括一系列有線觸發(fā)器移位寄存器,其反饋通過異或門組成以2位模的加法器,且觸發(fā)器被視為延時單元。下圖為一個LFSR線性反饋移位寄存器示意圖:

其次是ORA(Output Response Analyzer)輸出相應(yīng)分析,該結(jié)構(gòu)是將電路的輸出壓縮成一個小signature,將生成的signature與存儲的正確signature比較,確定通過或者失敗,ORA也被叫做signature analyzer,ORA是對比壓縮后的數(shù)據(jù),所以這有可能出現(xiàn)混疊情況致使結(jié)果不準(zhǔn)確。

一個好的ORA結(jié)構(gòu)要考慮的因素很多,需要占用盡可能少的電路面積,對于測試正確失敗的判斷要準(zhǔn)確等,做好權(quán)衡是設(shè)計一個好的ORA的關(guān)鍵。


最后在實現(xiàn)測試向量生成以及輸出響應(yīng)分析中,有很多電路結(jié)構(gòu)被選取來完成這些功能以下介紹幾種基于LFSR的電路結(jié)構(gòu)。

MISR:基于LFSR的多輸入特征信號寄存器,用于輸出響應(yīng)分析。

SISR:串行輸入特征信號寄存器是一種具有單一串行輸入的特征信號寄存器,常被用做一種輸出響應(yīng)分析器。

SISA:串行輸入特征信號分析儀,與串行輸入特征信號寄存器基本相同。

PRPG:偽隨機(jī)向量產(chǎn)生器,基于LFSR且具有并行輸出的測試向量產(chǎn)生器。

SRSG:偽隨機(jī)序列產(chǎn)生器,一種基于LFSR但僅有一個串行輸出的測試向量產(chǎn)生器,一個并行的SRSG相當(dāng)于一個PRPG。

BILBO:內(nèi)建邏輯觀察器,一種可用作PRPG,一個MISR和一個標(biāo)準(zhǔn)寄存器的可配置LFSR結(jié)構(gòu)。

不同配置結(jié)構(gòu)選取,也取決于內(nèi)建自測試應(yīng)用環(huán)境,它的應(yīng)用利弊明顯,首先優(yōu)點是節(jié)約了ATE的費用,提升了IC的質(zhì)量,更容易集成測試,測試訪問更加便捷,并且支持在線測試,缺點是有額外的面積開銷,性能下降,產(chǎn)生額外的設(shè)計工作,缺乏調(diào)試和診斷信息,測試時間相對較長但故障覆蓋率不高,所以自測試電路應(yīng)用場景多在于可靠性要求較高芯片(汽車電子,工業(yè)級應(yīng)用芯片等)的系統(tǒng)自檢測試上。


Logic BIST介紹的評論 (共 條)

分享到微博請遵守國家法律
彭水| 澄江县| 诸暨市| 瓦房店市| 修武县| 通化县| 鄂伦春自治旗| 栾川县| 玛纳斯县| 曲周县| 海原县| 义乌市| 无极县| 全南县| 丹东市| 枣阳市| 香港| 罗山县| 恭城| 博白县| 琼结县| 虎林市| 开平市| 托里县| 黄平县| 滦南县| 马公市| 宁武县| 绩溪县| 金堂县| 铜川市| 高雄市| 永嘉县| 明光市| 绍兴县| 长宁县| 四川省| 大港区| 板桥市| 茂名市| 雷波县|