散文網(wǎng) » 生活 »日常 » 自考06169《電子電路EDA技術(shù)》考點分析與重點總結(jié)

自考06169《電子電路EDA技術(shù)》考點分析與重點總結(jié)

2023-03-26 23:40 作者:Seedking 0人讀過 | 我要投稿

雖然這門課雖然東西很多很復(fù)雜，考點橫跨現(xiàn)代電路設(shè)計概念、verilog編程、狀態(tài)機設(shè)計、EDA工具和仿真工具操作以及器件原理芯片設(shè)計到實踐的流程，但是千萬不要被嚇到，因為主要考點略過了很多很難以記憶的地方?？季碓囶}設(shè)計的偏向于考察Verilog和基礎(chǔ)概念知識，其中最需要認(rèn)真學(xué)習(xí)的是Verilog。在考卷里，約有40分是直接與Verilog編程技術(shù)直接相關(guān)，占據(jù)整個考試的大頭，所以學(xué)好Verilog，就能考好這門課。

如何學(xué)習(xí)

很多人和我一樣，并不是很擅長學(xué)習(xí)，對記憶知識和理解新事物感到很棘手。但是現(xiàn)在完全不用擔(dān)心，自考并不是那么難，不需要那么系統(tǒng)的知識和完全記憶，只需要先快速的瀏覽書中每一個知識點，然后打開歷年真題一道一道查過來就能做出大部分題目，再簡單的總結(jié)出題人的套路和方法，就能完美戰(zhàn)勝這門課。

題型

一、選擇題（每小題1分）

????????選擇題都很簡單就是分值太少，看一遍書基本上就能全部搞懂，主要的難點在Verilog題。Verilog之外，考察內(nèi)容主要集中在第一、四、六章的基礎(chǔ)概念，如：IP核的分類、特點、使用，F(xiàn)PGA與CPLD的區(qū)別、特點，偶爾也會出現(xiàn)EDA的基礎(chǔ)操作，但是這個考點占比很低。

????????1、其中FPGA考點可能會考察對于FPGA型號的辨識，因為過于細(xì)節(jié)，專門記一下：

XC4VLX 為型號 60 是門數(shù) -10是速度等級 ffg是封裝類型 668是引腳數(shù) C是工作條件(C是商業(yè)用，I是工業(yè)用)

? ? ? ? 2、verilog選擇題一般占1到2題，有幾種題型，邏輯運算，數(shù)據(jù)拼接，數(shù)據(jù)類型，標(biāo)識符命名合法性，關(guān)鍵字功能。verilog選擇題主要考察的是對verilog的基礎(chǔ)使用，稍微摸一下verilog就能很清楚這些題目在考什么。

????????標(biāo)識符命名合法性。這種題非常簡單，主要注意標(biāo)識符可以由任意字母、數(shù)字、$和_組合，但是標(biāo)識符的第一個字符必須是字母或下劃線，不能以數(shù)字或$開始。

????????例如這道題，ACD中都沒有非法字符且開頭是字母，而B以數(shù)字開頭，所以它不合法。

????????邏輯運算。這種題非常簡單，除了加減乘除取余和三目運算符，只要把相同的位數(shù)運算就行了。這種題目中經(jīng)常性會帶著讀代碼的部分，但是代碼也非常簡單，比如：

????????從圖中代碼可以知道，這道題是與計算。所以可以把a的10與上b的11，得出10，所以選C。

????????這道題是三目運算符，三目運算符的？前是條件判斷，如果條件為真就選擇？后的數(shù)值，如果為假就選擇：后的值。題中條件為A>B，A為1101，B為1010，A>B為真，所以C等于A，所以這道題選D。

????????其他計算也需要注意，因為verilog有多種計算符號，具體可以在runoob上看到https://www.runoob.com/w3cnote/verilog-expression.html ，但是曾經(jīng)的考卷中只出現(xiàn)過按位運算符。

????????關(guān)鍵字功能。這種題目我決定整理一個圖出來，按照06169的出題邏輯，放到另一篇文章里。

二、名詞解釋（每小題2分）

????????把英文縮寫寫成中文翻譯，來回就這么幾個，在書本第一章里可以見到所有考過的縮寫，所以需要認(rèn)真閱讀書本第一章。

????????曾經(jīng)考過的：

????????CLB 可配置邏輯塊

????????EDO?數(shù)字設(shè)計最優(yōu)化

????????EDA 電子設(shè)計自動化

????????PLD 可編程邏輯器件

????????ASIC 專用集成電路

????????FPGA 現(xiàn)場可編程門陣列

????????CPLD 復(fù)雜可編程邏輯器件

????????HDL 硬件描述語言

????????ICR?在系統(tǒng)下載

????????RTL 寄存器傳輸級

????????SOC 片上系統(tǒng)

????????SOPC 片上可編程系統(tǒng)

????????IP CORE 知識產(chǎn)權(quán)芯核

? ? ? ? 一些記憶方式：

????????帶有SI。S是指Scale 規(guī)模，I是指Integration 集成，如VLSI（超大規(guī)模集成電路Very Large Scale Integration Circuit ）SI前面的字母代表是他的大小，其他的包括SSI（小規(guī)模集成電路）MSI（中規(guī)模集成電路）LSI（大規(guī)模集成電路）GSI（巨大規(guī)模集成電路）都可以用這種方法記住。

????????ASIC相關(guān)。簡單低密度PLD里的還沒在歷年真題中出現(xiàn)過，但是記一記總是好的，而且很好記憶。PAL的AL指Array Logic 陣列邏輯，P指Programmable 可編程的，下圖中所有字母［P］的都是指可編程的，可以簡單的記住。EPROM的E是Erasable 可擦除的E2是EE即Electrically Erasable 電可擦除。

????????

????????還有一些可能出現(xiàn)的。國際計算機輔助設(shè)計框架結(jié)構(gòu)組織 CFI，互聯(lián)網(wǎng)可重構(gòu)邏輯 IRL，邊界掃描測試 BST，聯(lián)合測試小組 JTAG，基于平臺的設(shè)計 PBD，基于塊的設(shè)計 BBD，電子系統(tǒng)級 ESL，邊界掃描測試 BST。

????????

三、判斷改錯題（每小題4分）

四、簡答題（每小題5分）

????????第三和第四題歷年真題中沒有重復(fù)的題或類似的題型，但是出題范圍比較固定，基本上集中在FPGA和CLPD特性、硬核軟核特點還有ISE使用和Modelsim仿真步驟，記住這些就能考過了。

五、程序分析題（每小題10分）

????????這個題目有多種題型，直接讀代碼寫答案和改錯的應(yīng)該不太難，難點有讀代碼畫電路原理圖，例如：

????????

????????如題所示，有兩個寄存器a和b，always使用clk上升沿驅(qū)動，只需要給每個寄存器一個D觸發(fā)器，再接入clk就行了，最后的信號再過一個與門達(dá)到y(tǒng)out。主要記住reg會綜合出D觸發(fā)器。

????????同理，注意給每個reg畫上D觸發(fā)器，其他只需要走對就行了。這個圖是用vivado的RTL ANALYSIS功能做出來的，如果需要檢查自己做的對不對，可以下個vivado，免費。

????????順便補一張我收藏的數(shù)電符號圖，做的很美觀。可以看看，方便記憶并在考試中畫對。

????????這種題目，主要是看always中賦值轉(zhuǎn)了多少圈，每次always結(jié)束才能全部賦值一次，所以這題中data_in賦值給data_temp1耗費一個時鐘，data_temp1賦值給data_temp2有花了一個時鐘，最后在第三個時鐘到來的時候才把第一個時鐘接收到的數(shù)據(jù)賦值給data_out，所以data_out比data_的數(shù)據(jù)延遲三個時鐘且是對其clk的。

六、編程題（每小題8~19分）

????????常出現(xiàn)的有加法計數(shù)器、二分頻模塊、7人投票表決器、3位2進(jìn)制編碼電路、數(shù)值比較器、多路選擇器、可切換模式的加減模塊、七段LED數(shù)碼管操作、根據(jù)狀態(tài)機寫出verilog、根據(jù)原理圖寫出verilog。接下來我簡單展示一下歷年真題和解法思路。

????????接下來我將用歷年真題對此類題目進(jìn)行答題技巧介紹：

????????2013年1月