上篇文章我們已經介紹了芯片產業(yè)鏈的第一個支撐環(huán)節(jié)EDA軟件，本篇文章我們將開啟第二個支撐環(huán)節(jié)技術服務的介紹，需要注意的是技術服務環(huán)節(jié)與EDA軟件緊密相關，主要服務的對象也是芯片設計公司?，F(xiàn)在讓我們開始了解一下吧。

我們所說的技術服務環(huán)節(jié)包括IP授權、電路分析、布圖分析等。在芯片產業(yè)鏈系列之EDA產業(yè)鏈的文章中我們已經介紹過，早期芯片的集成度有限，設計復雜度不高，可以“手搓”芯片，不需要EDA和IP核等技術服務環(huán)節(jié)。在那個時期，設計水平不高、能力有限的芯片公司只能設計小規(guī)模的簡單芯片。設計水平高、能力強的芯片公司才可以設計規(guī)模大、功能復雜的芯片，早期的高端芯片基本上也都是由為數(shù)不多的大型國際芯片公司把持。

此后隨著芯片制程演進與SoC產品趨勢，芯片設計復雜度迅速攀升，如何改善芯片的性能、功耗、裸片尺寸、良率等都是IC廠商面臨的問題。尤其對初創(chuàng)企業(yè)而言，芯片設計所需的投入是個不小的挑戰(zhàn)，中小型芯片公司要獨立完成一款復雜芯片設計幾乎變得不太可能。解決這一難題的思路就是專業(yè)化分工，為了更專注于芯片及系統(tǒng)功能的設定和市場的把握，一些IC設計公司將芯片部分設計環(huán)節(jié)交由企業(yè)外包處理，以加速產品上市，搶占先機。設計外包可幫助設計企業(yè)更好地利用已有的產業(yè)鏈資源，更有效地發(fā)揮企業(yè)創(chuàng)新優(yōu)勢，讓其有更多的精力專注于產品市場。

由上我們可以看出技術服務環(huán)節(jié)是芯片產業(yè)鏈專業(yè)化分工的延續(xù)，之前文章中我們已經介紹過Fabless-Foundry-OSAT是IDM模式的專業(yè)化分工結果。技術服務則是芯片設計產業(yè)環(huán)節(jié)進一步拆分出的結果，是面對復雜環(huán)境和需求情況下的進一步地專業(yè)化分工。

無論從市場規(guī)模來看，還是從復雜度而言，IP授權都是技術服務環(huán)節(jié)最重要的細分行業(yè)，因此通常也直接以IP授權指代技術服務，這就是我們比較熟悉的IP核稱謂。接下來，我們文章的主要內容也是以IP核為中心作為展開。那么什么是IP核呢？它的發(fā)展歷程如何？又有哪些分類和特點呢？接下來讓我們一一作答。

IP核中的IP(Intellectual Property)是知識產權的英文簡稱，IP核則是指具有知識產權的集成電路芯片核的總稱，是經過反復驗證過的、具有特定功能的、可以重復使用的、包含特定核心元素的（指令集、功能描述、代碼等）集成電路設計宏模塊（邏輯或功能單元），如 AHB、 APB、 以太網、SPI、USB、UART 內核等，主要應用于ASIC或FPGA。通俗來說，IP核就是指芯片中具有獨立功能的電路模塊的成熟設計，可以簡單類比為一個建筑的結構件或者是一個拼圖的組成圖塊。

如下圖所示，一個復雜的芯片可以視為由兩部分連接構成，其一是由芯片設計者自主設計的電路部分，其二是多個外購的IP核部分。設計公司僅設計芯片中自己有創(chuàng)意的、自主設計的部分(綠色模塊)，再外購所需的所有IP核(不同顏色模塊)，并把各部分連接起來（橙色線條），然后對整個芯片的功能、性能進行制造前的反復檢查和驗證，就可以完成一款芯片的設計。

如上所述可以把芯片設計簡單類比為一個拼圖游戲。復雜的芯片設計過程就像是把綠色圖塊（自主設計的電路部分）和其他多種顏色圖塊（外購的不同功能的IP核）拼好完成拼圖一樣，所不同的是，拼圖游戲只要考慮圖塊的形狀，而芯片設計要考量IP核的許多參數(shù)和指標，并要把各個IP核和自主設計部分正確連接，保證整個芯片的功能和性能正確無誤。

半導體IP很多組件都是標準化的協(xié)議和設計——例如AHB、APB等ARM總線協(xié)議，以太網、SPI、USB、UART核心等設計。所有這些都可以作為IP核/塊獨立設計，并且可以授權給多個設計公司并用于不同的設計，即IP核可以自用也可以提供給其他芯片設計公司使用。IP核被其他芯片設計公司采用，行業(yè)內稱為IP復用。專門設計相對獨立電路功能模塊，目的是推廣給其他芯片設計公司進行復用，這種設計工作稱為IP開發(fā)。專門從事IP開發(fā)的公司稱為IP廠商，或者IP提供商。IP廠商把IP銷售給芯片設計公司是一種IP交易行為。目前，IP 核已經變成系統(tǒng)設計的基本單元，如 Intel 的 CPU 技術、Nvidia 的 GPU 技術、TI 的 DSP 技術、Motorola 的嵌入式 MCU 技術、Trident 的 Graphics 技術等。下圖以ARM的IP設計應用為例，展示了IP模塊如何搭建起一個芯片。

我們在上面說到技術服務環(huán)節(jié)的出現(xiàn)，可以幫助芯片設計企業(yè)加速產品上市，搶占先機。IP核的應用尤其如此，具體地，采用 IP 授權方式設計和開發(fā)芯片有如下優(yōu)點：

1、從IC產業(yè)構成來看，IP屬于關鍵的底層技術。經過驗證的優(yōu)質IP模塊，具有高性能、功耗低、可復用、可規(guī)模化、成本適中等特點，可作為獨立設計成果被交換、轉讓和銷售。

2、從技術的角度來看，IP是EDA發(fā)展和芯片復雜化的結果。使用IP模塊可以讓芯片設計廠商基于“模塊”開發(fā)，避免了重復勞動，有利于芯片設計廠商將精力聚焦到提升核心競爭力的研發(fā)中。

3、從市場的角度來看，IP是半導體行業(yè)分工精細化的結果。在智能終端創(chuàng)新升級加速的階段，快速的芯片設計并推出產品是搶占市場的重要手段，IP核讓研發(fā)團隊僅須整合預先制作的功能區(qū)塊，不須進行任何設計或檢驗作業(yè)，即能迅速開發(fā)大型的系統(tǒng)單芯片設計。

IP產業(yè)的發(fā)展歷程主要可以分為兩個階段：

1、第一個階段是20世紀80年代中后期至2010年前后。這一階段的前期，隨著Fabless-Foundry商業(yè)模式的出現(xiàn)，涌現(xiàn)了大批中小微Fabless公司。為滿足小公司設計大芯片的需求，人們采取了重復使用預先設計好的成熟構件來搭建更復雜系統(tǒng)的思路。利用這一思路有三個好處，一是省掉了對構件內部問題的考慮，使得芯片設計化繁為簡；二是通過重復使用構件，減少了重復勞動，節(jié)省了時間；三是提高了整個復雜系統(tǒng)搭建的成功率。在這一思路下IP核開發(fā)和IP復用應運而生，此后其隨著PC興盛、移動終端的發(fā)展而逐步發(fā)展。這一階段的標志事件就是ARM公司的建立和發(fā)展。

2、第二個階段則是自2010年開始的、以智能終端為驅動力的高速發(fā)展階段，此時EDA廠商Synopsys、Cadence的IP業(yè)務也進入了高速發(fā)展期。

知往鑒今，縱觀IP產業(yè)發(fā)展可以發(fā)現(xiàn)IP產業(yè)的驅動力來自于下游領域的需求增長以及IP供應商供給能力的增強。可以想見，未來隨著5G+物聯(lián)網+AI場景下對芯片用量和品類需求的持續(xù)增長，以及IP供應商研發(fā)實力的持續(xù)增強，IP產業(yè)也將迎來第三次騰飛。

與半導體其他行業(yè)相似，根據不同的分類方法，可以把IP產業(yè)細分為不同種類。常見的分類方法有根據功能和電路實現(xiàn)方式、根據產品類型等兩種。下面我們將對這它們分別進行介紹。

1、根據交付方式分類，IP核模塊有行為（Behavior）、結構（Structure）和物理（Physical）三級不同程度的設計，分別對應三類IP核的交付方式，即由硬件描述語言設計的軟核(Soft IP Core)、完成結構描述的固核(Firm IP Core)和基于物理描述并經過工藝驗證的硬核(Hard IP Core)。

（1）IP軟核：軟核是最原始、應用最廣泛的IP，是用硬件描述語言(HDL)設計的獨立功能的電路模塊。從芯片設計程度來看，它是獨立于制造工藝的寄存器傳輸級（RTL）代碼，經過行為級（behavioral）的功能驗證（functional verification）和優(yōu)化，通常是以HDL文本形式提交給用戶。所以它不包含任何物理實現(xiàn)信息，與制造工藝無關。用戶購買IP軟核后，可以綜合出正確的門級電路網表，以進行后續(xù)的結構設計，具有很大的靈活性。借助于EDA綜合工具，也可以很容易與其它IP軟核，以及自主設計的電路部分合成一體，并根據各種不同半導體工藝，設計成具有不同性能的芯片。如果將IP核比作“芯片圖紙”，則軟核相當于樓房的設計圖紙，包括設計理念、單元分布、電梯分布、房間大小等，但不涉及建筑材料等。

（2）IP硬核：硬核是通過系統(tǒng)設計驗證、物理版圖設計驗證和工藝制造獲得的半成品或者產品，主要以偏后期的版圖形式存在，硬核提供設計的最終階段產品即掩膜。以建筑設計類比，硬核相當于大樓施工圖，可詳細到管線排布、樓梯和墻壁的材料、尺寸等參數(shù)，只要按圖施工，就一定能成功，但可能存在特定場景實用性的問題。

（3）IP固核：固核設計程度介于IP軟核和IP硬核之間，它除了完成IP軟核所有的設計外，還完成了門級電路綜合和時序仿真等設計環(huán)節(jié)。固核只對描述功能中一些比較關鍵的路徑進行預先的布局布線，而其他部分仍然可以任由編譯器進行相關優(yōu)化處理。固核通常以邏輯門級網表（gate-level netlist）的形式提交給用戶。同樣以建筑設計類比，固核相當于樓房的渲染效果圖，可見樓房建成后的效果，包括墻壁顏色、厚度等細節(jié)，但固核依然不能保證設計商能建設出合格的樓房。

結合我們在《芯片產業(yè)鏈之芯片設計》文章中的介紹可以發(fā)現(xiàn)，軟核、固核、硬核是電路功能模塊設計在不同設計階段的產物，如下圖所示，不同類型的IP核是在不同的設計階段中加入到整個芯片設計流程中的。

通過我們以建筑設計的類比也可以看出，軟核、固核、硬核三種方式的設計完成度由低到高，對設計商的要求由高到低，設計商的發(fā)揮空間也由高到低，用戶可以根據自己的實際需要來選擇。以下是三種IP核的優(yōu)缺點簡要總結。

（1）IP軟核：存在形式為HDL語言源代碼。由于源代碼與制造工藝無關，在功能一級可以重新配置，靈活選擇目標制造工藝。因此軟核具有靈活性高、可移植性強、允許用戶自配置等優(yōu)點。其缺點則是可預測性較差，在后續(xù)設計中有發(fā)生錯誤的可能性，存在一定的設計風險，且IP軟核的知識產權保護難度較大。

（2）IP固核：存在形式為網表。由于是軟核與硬核的折中，其靈活性和成功率也介于IP軟核和IP硬核之間。固核多由設計客戶完成最終布線設計，因此核的端口位置、核的形狀和大小都可以調整，比硬核更具有靈活度。與軟核相比，固核的設計靈活性稍差，但在可靠性上有較大提高。目前，固核也是IP核的主流形式之一。

（3）IP硬核：存在形式為版圖。其最大優(yōu)點是確保性能，如速度、功耗等達到預期效果，此外由于不需要提供RTL文件，知識產權保護最為方便。然而，由于與成套工藝的綁定 ，硬核沒有應用靈活度，難以轉移到新的工藝或者集成到新的結構中去。工藝升級后相應的硬核需要重新驗證、重新進行物理設計。硬核不許修改的特點使其復用有一定的困難，因此只能用于某些特定應用，使用范圍較窄。

2、根據產品類型可以分為處理器IP、接口IP、其他物理IP（射頻IP、數(shù)?；旌螴P和存儲器編譯IP等）和其他數(shù)字IP（基礎設施IP、其他IP）等，這里采用的是IPnest的分類口徑，本文我們將在這個分類口徑的基礎上，擴充一些細節(jié)內容。在此之前我們需要明確一下常見的概念：首先數(shù)字IP是指基于數(shù)字電路設計的IP，如邏輯門、計數(shù)器、FIFO緩沖區(qū)等；基礎設施IP是指用于構建系統(tǒng)或子系統(tǒng)的IP，主要關注于數(shù)字芯片設計中的核心功能，例如時鐘管理、存儲器控制器、總線協(xié)議等；物理IP則更多地關注于物理層面的實現(xiàn)，例如時鐘生成器、數(shù)據轉換器、功率管理IP等；接口IP指用于與外部設備進行通信的IP，例如以太網MAC、USB控制器、HDMI控制器等。

在此需要注意的是，處理器IP和基礎設施IP都屬于數(shù)字IP，接口IP也是物理IP的一種。IPnest口徑下之所以將處理器IP和接口IP直接劃分出來可能是處于市場規(guī)模的考慮，處理器IP和接口IP是IP市場中份額最大的兩種類型，2020年分別占比51.1%和23.3%。此外，在芯片設計中，這些IP通常會被組合在一起以構建完整的系統(tǒng)。例如，一個處理器IP可能需要連接到一個接口IP來與其他設備進行通信，同時還需要使用基礎設施IP提供的總線和存儲器控制器等功能，最終實現(xiàn)物理IP的布局和制造。因此，這些IP之間存在著協(xié)同工作的關系，以實現(xiàn)整個芯片的功能。

（1）處理器IP：半導體IP中市場規(guī)模最大的子類，可分為CPU IP、GPU IP、NPU IP、VPU IP、DSP IP 以及 ISP IP 六類。市場主要集中于價值量高且用量大的CPU、GPU，其中CPU IP市場規(guī)模最大，同時也具有極高的技術門檻與生態(tài)門檻，但處理器IP市場份額呈現(xiàn)下降的態(tài)勢。當前CPU IP市場基本由ARM占據，目前國內國芯科技專注于嵌入式CPU IP研發(fā)。LoongArch與RISC-V是國產CPU完全自主可控的最重要指令集架構。其余處理器IP為專用型處理器IP，GPU IP市場中Imagination具有較高市場份額，其余海外主要玩家仍為 ARM、Cadence 與 Synopsys 三家，國內如芯原股份、寒武紀等公司對NPU IP、ISP IP、DSP IP等有所覆蓋。

（2）接口IP：又包括有線接口IP與無線接口IP，為第二和增速最快的細分賽道。接口IP中主要為有線接口IP，有線接口IP包括USB IP、 PCIe IP、DDR IP、SATA IP、D2D IP等，其中應用較多的為USB、DDR、PCIe、MIPI及以太網IP。無線接口IP主要包括藍牙、Zigbee、Thread IP等。從應用領域看，需求量最大的主要是消費類電子，而數(shù)據中心和智能汽車是接口IP兩個最大的增量市場。從接口類型看，需求排名前三的分別為DDR、PCIe、Ethernet Serdes&D2D。Synopsy、Cadence和Alphawave IP為主要玩家，國內如華大九天、芯原股份、芯動科技也有布局。

（3）其他物理IP：除接口IP外的物理IP，主要包括射頻IP、數(shù)?；旌螴P和存儲器編譯器等。其中的存儲IP作為ASIC和SoC設計中的必備組成成分，由于其先進工藝節(jié)點的存儲器編譯器技術具有極高的專業(yè)壁壘，導致該市場在全球都一直處于高度壟斷的狀態(tài)。國際上僅Arm、Synopsys、M31、Faradya等能提供完整的存儲器IP，國內方案有銳成芯微、騰芯微等。

（4）其他數(shù)字IP：主要為基礎設施IP和其他IP，其他IP又包括安全 IP（主要包括信任根、內容保護、加密，以及可集成到 SoC 的安全協(xié)議加速器）、SoC架構IP（用于SoC集成，包括寬帶通信、多媒體和嵌入式數(shù)據采集等）。

除了以上兩種分類方法，還可以從不同的角度對IP進行分類，如根據授權方式可分為開放式IP核和封閉式IP核，根據應用場景可分為通用IP核和定制IP核等，在此不再贅述。按照慣例，我們將技術服務的分類總結為如下思維導圖：

至此，我們已經將芯片產業(yè)鏈非常關鍵的兩個支撐環(huán)節(jié)進行了詳細梳理，這兩個支撐環(huán)節(jié)都具有更接近軟件的特點。接下來我們將陸續(xù)介紹具有更接近硬件特點的兩個關鍵支撐環(huán)節(jié)-半導體設備與半導體材料，讓我們下次再見吧。