FPGA設計時序分析三、恢復/去除時間
一、背景說明
????恢復時間recovery和去除時間removal和setup、holdup類型,不同點是數(shù)據(jù)信號為控制信號,如復位,清零,使能信號,更多的是異步的復位信號,并且是針對復位信號取消時的上升沿。
????recovery: 復位取消信號需在時鐘信號到達之前的recovery時間內(nèi)穩(wěn)定下來,保證復位完全釋放
????removal: 復位消信號需在時鐘信號到達后保持至少removal時間,保證復位信號有效

二、工程設計
????目前寄存器都采用異步復位,同步釋放,復位可以不依靠時鐘,實現(xiàn)簡單,同時可以穩(wěn)定釋放復位信號,不出現(xiàn)亞穩(wěn)態(tài)問題
2.1 工程代碼
2.2 綜合結果
????在3個FDCE的CLR端口前面都插入了LUT1,作用是作為反相器,因為FDCE的CLR是高電平有效,源碼設計中為低電平進行有效復位。復位信號rst是經(jīng)過兩拍之后在out_reg中使用。
