在上篇文章中，我們從高空鳥瞰了芯片產(chǎn)業(yè)鏈的全景。如果從芯片的構(gòu)建原理來看，“聚沙成芯”的本質(zhì)與建造房屋非常類似，所不同的是房屋是由地基和鋼筋水泥組成，芯片則由硅晶圓及電路組成。具體地，芯片設(shè)計(jì)猶如房屋設(shè)計(jì)，芯片制造就像房屋建造，芯片封測則相當(dāng)于房屋裝修，流出與外部連接的水、電、網(wǎng)等通道，讓房屋能正常運(yùn)轉(zhuǎn)。從今天開始我們將從高空俯沖而下，通過三篇文章依次介紹這三個(gè)環(huán)節(jié)，而后我們再繼續(xù)對支撐環(huán)節(jié)的產(chǎn)業(yè)鏈分別介紹。

芯片設(shè)計(jì)分為前端設(shè)計(jì)和后端設(shè)計(jì)，前端設(shè)計(jì)（也稱邏輯設(shè)計(jì)）和后端設(shè)計(jì)（也稱物理設(shè)計(jì)）并沒有統(tǒng)一嚴(yán)格的界限，涉及到與工藝有關(guān)的設(shè)計(jì)就是后端設(shè)計(jì)。類比建造樓房，芯片設(shè)計(jì)就是畫出那張施工設(shè)計(jì)圖，不同的是，相比那張施工設(shè)計(jì)圖，芯片設(shè)計(jì)更為復(fù)雜，以數(shù)字芯片設(shè)計(jì)為例，芯片設(shè)計(jì)的流程如下圖所示，大體可用四個(gè)步驟概括：

??

?

1.?系統(tǒng)級：系統(tǒng)級設(shè)計(jì)就是制定系統(tǒng)規(guī)格，即在明確市場需求后，將市場需求轉(zhuǎn)化為芯片的規(guī)格指標(biāo)，然后形成芯片Spec，也就是芯片規(guī)格說明書，它會(huì)詳細(xì)描述這款芯片的功能、性能、尺寸、封裝、應(yīng)用等內(nèi)容。這個(gè)步驟就像是在設(shè)計(jì)建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進(jìn)行設(shè)計(jì)，這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。

比如某家公司要研發(fā)一款芯片，那么芯片所要達(dá)到的功能與性能是怎么樣的，都需要提前確定好，這樣研發(fā)人員才能拿出設(shè)計(jì)解決方案和具體實(shí)現(xiàn)架構(gòu)，劃分模塊功能。

?

2.?架構(gòu)級：架構(gòu)級設(shè)計(jì)包括創(chuàng)建或購買知識(shí)產(chǎn)權(quán) (IP) 塊，以及定義軟件接口、時(shí)序、性能、面積和功率限制。它是為了讓芯片有升級空間，在系統(tǒng)規(guī)格的基礎(chǔ)之上從架構(gòu)和算法上把芯片模塊化。換句話說就是結(jié)合架構(gòu)和算法把芯片的總體結(jié)構(gòu)搭建出來，同時(shí)定義出各個(gè)功能模塊。對應(yīng)到建房子，這一步驟就像初步記下建筑的規(guī)畫，將整體輪廓描繪出來，方便后續(xù)制圖。

架構(gòu)級設(shè)計(jì)需要使用硬件描述語言（HDL，Hardware Description Language）搭建功能模塊。對于數(shù)字電路，這個(gè)階段叫做RTL（Register Transfer Level，寄存器傳輸級）設(shè)計(jì)，通常是用Verilog來進(jìn)行；對于模擬電路，這個(gè)階段叫做模擬設(shè)計(jì)，早期的模擬器件晶體管較少，隨著技術(shù)發(fā)展，模擬電路集成度提高，出現(xiàn)了SPICE這樣的設(shè)計(jì)仿真軟件。

搭建功能模塊后，緊接著就是邏輯功能的仿真驗(yàn)證（稱之為前仿真），仿真驗(yàn)證是保證芯片功能性和正確性的關(guān)鍵步驟。檢驗(yàn)的標(biāo)準(zhǔn)就是第一步制定的規(guī)格?？丛O(shè)計(jì)是否精確地滿足了規(guī)格中的所有要求。規(guī)格是設(shè)計(jì)正確與否的黃金標(biāo)準(zhǔn)，一切違反，不符合規(guī)格要求的，就需要重新修改設(shè)計(jì)和編碼。設(shè)計(jì)和仿真驗(yàn)證是反復(fù)迭代的過程，直到驗(yàn)證結(jié)果顯示完全符合規(guī)格標(biāo)準(zhǔn)。很多沒有經(jīng)驗(yàn)初入半導(dǎo)體行業(yè)的公司往往在這步就已經(jīng)折戟沉沙。

注：RTL設(shè)計(jì)是指不關(guān)注寄存器和組合邏輯的細(xì)節(jié)（如使用了多少邏輯門、邏輯門之間的連接拓?fù)浣Y(jié)構(gòu)等），通過描述寄存器到寄存器之間的邏輯功能描述電路的HDL層次。RTL級是比門級更高的抽象層次，使用RTL級語言描述硬件電路一般比門級描述簡單高效得多。

注：HDL是描述電子系統(tǒng)硬件行為、結(jié)構(gòu)和數(shù)據(jù)流的語言。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計(jì)才可以從頂層到底層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。有了HDL，借由語言代碼便可輕易地將一顆 IC 地功能表達(dá)出來，接著就是檢查代碼功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。常使用的 HDL 有 Verilog、VHDL 等。

?

3.?門級：門級設(shè)計(jì)又稱邏輯綜合，其結(jié)果就是把設(shè)計(jì)實(shí)現(xiàn)的HDL代碼翻譯成門級網(wǎng)表（網(wǎng)表是一類專業(yè)的、高效的信息化系統(tǒng)制作工具）。在邏輯綜合時(shí)，必須要加入設(shè)定的約束條件，也就是綜合出來的電路要在面積，時(shí)序等目標(biāo)參數(shù)上達(dá)到的標(biāo)準(zhǔn)。邏輯綜合需要基于特定的綜合庫，不同的庫中，門電路基本標(biāo)準(zhǔn)單元的面積，時(shí)序參數(shù)是不一樣的。所以，選用的綜合庫不一樣，綜合出來的電路在時(shí)序，面積上是有差異的。一般來說，綜合完成后需要再次做仿真驗(yàn)證（稱之為后仿真）。

有了完整規(guī)畫后，接下來便是畫出平面的設(shè)計(jì)藍(lán)圖。在IC設(shè)計(jì)中，邏輯合成這個(gè)步驟便是將確定無誤的HDL code，放入電子設(shè)計(jì)自動(dòng)化工具(EDA Tool，EDA我們將會(huì)在接下來的文章詳述，這里只需知道它是設(shè)計(jì)中用到的軟件工具即可)，讓電腦將HDL code轉(zhuǎn)換成邏輯電路，產(chǎn)生如下的電路圖。之后，反復(fù)確定此邏輯門的設(shè)計(jì)圖是否符合規(guī)格并修改，直至功能正確為止，得到最終的門級網(wǎng)表電路。完成這一步后也就完成了前端設(shè)計(jì)。類比于房屋設(shè)計(jì)，這一步就像是完成房屋的格局設(shè)計(jì)。

?

4.?晶體管級：晶體管級設(shè)計(jì)包含布局布線設(shè)計(jì)、布線驗(yàn)證、寄生參數(shù)提取、布線后電路生成、布線后仿真、靜態(tài)時(shí)序分析。這一步也到了后端設(shè)計(jì)，需要開始可測性設(shè)計(jì)（Design for Testability，DFT)。DFT的目的是在設(shè)計(jì)的時(shí)候就考慮將來的測試。如果通過了DFT，那就可以進(jìn)行布局規(guī)劃了，布局規(guī)劃能直接影響芯片最終的面積。布局規(guī)劃完成后就需要對時(shí)鐘信號單獨(dú)布線，再進(jìn)行普通信號布線，包括各種標(biāo)準(zhǔn)單元（基本邏輯門電路）之間的走線。布線之后對寄生參數(shù)提取，最后再對完成布線的物理版圖進(jìn)行功能和時(shí)序上的驗(yàn)證，后端設(shè)計(jì)就完成了。這一步則像是完成房屋的水電方案設(shè)計(jì)，并給出最終的房屋設(shè)計(jì)版圖。

需要注意的是，在晶體管設(shè)計(jì)中需要結(jié)合代工廠的元件資料庫及DRC（設(shè)計(jì)規(guī)則檢查，Design Rule Checking）完成版圖設(shè)計(jì)生成GSDII文件，完成這些，芯片設(shè)計(jì)部分就算是結(jié)束了，下一步就要進(jìn)入制造階段，即光掩模制造及后續(xù)制造流程等。具體地，這一過程是將合成完的代碼再放入另一套 EDA工具，進(jìn)行電路布局與繞線(Place And Route)。在經(jīng)過不斷的檢測后，便會(huì)形成如下的電路圖。圖中可以看到藍(lán)、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。

?

注：DFT技術(shù)是在滿足芯片正常功能的基礎(chǔ)上，通過有效的加入測試電路，來降低產(chǎn)品的測試難度，降低測試成本。這樣，對設(shè)計(jì)人員就提出了更高的要求，既要能實(shí)現(xiàn)正常的功能，又要加入不太多的電路能夠達(dá)到測試目的，又不能讓測試模塊占據(jù)太多的功耗和面積，因此，了解并掌握DFT技術(shù)是每個(gè)從業(yè)者的基本素質(zhì)。

注：寄生參數(shù)提取，由于導(dǎo)線本身存在的電阻，相鄰導(dǎo)線之間的互感,耦合電容在芯片內(nèi)部會(huì)產(chǎn)生信號噪聲，串?dāng)_和反射。這些效應(yīng)會(huì)產(chǎn)生信號完整性問題，導(dǎo)致信號電壓波動(dòng)和變化，如果嚴(yán)重就會(huì)導(dǎo)致信號失真錯(cuò)誤。提取寄生參數(shù)進(jìn)行再次的分析驗(yàn)證，分析信號完整性問題是非常重要的。寄生參數(shù)提取的主要目的是建立一個(gè)精確的電路模擬模型，使詳細(xì)的模擬能夠模擬實(shí)際的數(shù)字和模擬電路響應(yīng)。

注：DRC是版圖驗(yàn)證中的重要工具，包括設(shè)計(jì)規(guī)則檢查，檢查連線間距、連線寬度等是否滿足工藝要求。它在版圖的幾何圖形上執(zhí)行檢查，確保版圖數(shù)據(jù)能夠進(jìn)行生產(chǎn)，并在給定的集成電路工藝技術(shù)上得到高成品率。

當(dāng)然了，實(shí)際的芯片設(shè)計(jì)工序會(huì)遠(yuǎn)遠(yuǎn)比上面提到的復(fù)雜，就像下圖一樣實(shí)際設(shè)計(jì)工作會(huì)需要非常多的反復(fù)設(shè)計(jì)、修改、驗(yàn)證工作，還要考慮代工廠的制造工藝。實(shí)際上，從芯片最初的架構(gòu)設(shè)計(jì)到最后的流片，驗(yàn)證工作貫穿了整個(gè)設(shè)計(jì)流程，目前整個(gè)芯片設(shè)計(jì)70%左右的工作量已經(jīng)被驗(yàn)證所占據(jù)，如上面提到的DRC就是版圖驗(yàn)證中的一種。

?

至此我們已經(jīng)對芯片設(shè)計(jì)的主要流程進(jìn)行了介紹，從介紹中我們也能直觀的感知到芯片設(shè)計(jì)流程之復(fù)雜。芯片設(shè)計(jì)是一個(gè)知識(shí)密集型行業(yè)，技術(shù)門檻高，對創(chuàng)新人才的需求也高。同時(shí)，設(shè)計(jì)環(huán)節(jié)占據(jù)集成電路價(jià)值量的四成左右，是一個(gè)市場空間非常大的行業(yè)，因此也不難理解我國一定要在這一領(lǐng)域占據(jù)一席之地的原因。

當(dāng)下，仍是由海外龍頭主導(dǎo)芯片設(shè)計(jì)行業(yè)，根據(jù)Gartner數(shù)據(jù)，2021年全球芯片設(shè)計(jì)前十大廠商中有7家為美國企業(yè)，CR10為54.6%。數(shù)字芯片領(lǐng)域，高通、英偉達(dá)等國際巨頭高度壟斷，剩余市場空間較小，GPU、CPU等細(xì)分領(lǐng)域國產(chǎn)化率較低。根據(jù)IC Insights統(tǒng)計(jì)，2021 年全球第一大模擬IC廠商德州儀器市占率19%， CR5為51.5%。中國半導(dǎo)體行業(yè)協(xié)會(huì)數(shù)據(jù)表明，我國模擬芯片自給率從 2017 年的6%提升至2021年的約12%，仍然處在一個(gè)非常低的水平。

通過上面一系列的數(shù)字可以看出，我們與海外廠商仍有不小的差距，在這種情況下，美國又不遺余力地對我們的半導(dǎo)體產(chǎn)業(yè)進(jìn)行打壓。另一方面，無論是要提升我們的科技水平，還是要提升我們的生活水平，都不可能不發(fā)展我們的芯片產(chǎn)業(yè)。因此，認(rèn)識(shí)到困難的同時(shí)，也要看到國產(chǎn)替代的巨大空間，道路是曲折的，前途是光明的，如何穿過曲折的道路達(dá)到光明的前途是當(dāng)下不得不思考的問題。我想充分認(rèn)識(shí)到與海外廠商的差距、差異及其原因?qū)⑹俏覀?/span>的第一步，在此簡單談一下我們的三個(gè)思考。

1.?我國芯片設(shè)計(jì)企業(yè)與海外公司商業(yè)模式的差異：從商業(yè)模式上看，芯片設(shè)計(jì)之后的制造環(huán)節(jié)對工藝協(xié)同及設(shè)備等要求較高，初始投資成本較大。而相比于全球龍頭企業(yè)而言，國內(nèi)廠商收入規(guī)模和產(chǎn)品數(shù)量相對較少，因此多采取Fabless模式，將制造、封測的環(huán)節(jié)交由外協(xié)廠商，并實(shí)現(xiàn)芯片設(shè)計(jì)產(chǎn)品的迭代創(chuàng)新，財(cái)務(wù)上則表現(xiàn)為較高的資產(chǎn)收益率。Fabless模式初始投資規(guī)模和創(chuàng)業(yè)難度較小，主要依靠研發(fā)人員，因而企業(yè)運(yùn)營費(fèi)用更低，產(chǎn)品轉(zhuǎn)型更加靈活。相比之下，德州儀器、 美光科技、英特爾等國際龍頭企業(yè)采取IDM或Fab-lite模式運(yùn)營，均建設(shè)了自有生產(chǎn)線，產(chǎn)業(yè)鏈布局更加完善。

?

2.?我國芯片設(shè)計(jì)行業(yè)的核心痛點(diǎn)之一在于人才不足：芯片設(shè)計(jì)下游應(yīng)用市場對功能、能耗、體積、續(xù)航時(shí)間等不斷提出更高要求，催生了芯片設(shè)計(jì)和制造流程更加復(fù)雜化。由于設(shè)計(jì)環(huán)節(jié)涉及物理、化學(xué)、計(jì)算機(jī)等多個(gè)學(xué)科， 屬于知識(shí)密集型領(lǐng)域，對人才的技術(shù)及綜合素質(zhì)要求較高。目前我國自主培養(yǎng)的有經(jīng)驗(yàn)人才尚少，部分出國留學(xué)人才畢業(yè)后選擇海外工作，人才流失率高。 同時(shí)， 培養(yǎng)一個(gè)熟練工程師的周期較長，如IC硬件設(shè)計(jì)師入行需接近三年，獨(dú)當(dāng)一面完成新產(chǎn)品突破通常需近十年之久，成長周期較長。因此國內(nèi)芯片設(shè)計(jì)人才缺口明顯，制約了我國芯片設(shè)計(jì)產(chǎn)業(yè)的發(fā)展。

?

3.?我國芯片設(shè)計(jì)行業(yè)的核心痛點(diǎn)之二在于產(chǎn)業(yè)生態(tài)不完善：對于芯片設(shè)計(jì)而言，其最終應(yīng)用時(shí)需要與其他軟硬件設(shè)施協(xié)作支撐整體的正常運(yùn)行。由于開發(fā)自主的操作系統(tǒng)初始投入較高且難度較大，因此國產(chǎn)芯片往往需要購買相應(yīng)版權(quán)，難以獨(dú)立構(gòu)建完善的產(chǎn)業(yè)生態(tài)體系。 而芯片產(chǎn)業(yè)各環(huán)節(jié)在這個(gè)生態(tài)體系中又互相依賴，缺失任何一個(gè)環(huán)節(jié)都可能嚴(yán)重制約其他環(huán)節(jié)的發(fā)展。此外，我國芯片設(shè)計(jì)公司數(shù)量迅速增長，產(chǎn)業(yè)資源較為分散，低端產(chǎn)品惡性競爭導(dǎo)致利潤率較低，高端產(chǎn)品則缺乏足夠的人才和資金投入，這反過來又進(jìn)一步限制了我們的芯片產(chǎn)業(yè)升級。

通過對以上幾個(gè)難點(diǎn)的論述，我們會(huì)發(fā)現(xiàn)，這些難點(diǎn)不僅是設(shè)計(jì)環(huán)節(jié)的痛點(diǎn)，更是整個(gè)產(chǎn)業(yè)生態(tài)的痛點(diǎn)。所幸的是，我們擁有巨大的市場，我們的芯片生態(tài)體系也初步建立，也在逐步涌現(xiàn)出像圣邦股份、韋爾股份、瀾起科技、卓勝微等優(yōu)秀的公司。星星之火，可以燎原，對未來我們堅(jiān)定而充滿期待。