1.對(duì)于速度要求不是很高的情況下，我們可以把流水線設(shè)計(jì)成迭代的形式，從而重復(fù)利用FPGA功能相同的資源。

2.對(duì)于控制邏輯小于共享邏輯時(shí)，控制邏輯資源可以用來復(fù)用，例如FIR濾波器的實(shí)現(xiàn)過程中，乘法器是一個(gè)共享的資源，我們可以通過控制資源實(shí)現(xiàn)狀態(tài)機(jī)，從而復(fù)用乘法器，當(dāng)然這樣也犧牲了面積。

3.對(duì)于具有類似計(jì)數(shù)單元的模塊，可以采用全局的計(jì)數(shù)器，以減小面積。例如模塊A需要256的循環(huán)計(jì)數(shù)，模塊B需要1000的循環(huán)計(jì)數(shù)，那么我們就可以設(shè)計(jì)一個(gè)全局計(jì)數(shù)器，計(jì)數(shù)器位數(shù)為10，前八位供模塊A使用，整個(gè)計(jì)數(shù)器供B使用。合理的利用pll進(jìn)行分頻，可以實(shí)現(xiàn)更靈活的全局計(jì)數(shù)器設(shè)計(jì)。

4.對(duì)于FPGA的內(nèi)部邏輯資源不一定全部支持復(fù)位（同步復(fù)位，異步復(fù)位），置位等。不當(dāng)?shù)膹?fù)位置位會(huì)增加資源開銷。例如DSP， RAM只支持同步復(fù)位。對(duì)于移位寄存器不支持復(fù)位，乘法器不支持置位。

5.利用置位復(fù)位可以實(shí)現(xiàn)一些組合邏輯的優(yōu)化；例如對(duì)于A|B我們可以將A直接與觸發(fā)器的輸入端相連，而B與觸發(fā)器的置位段相連，這樣就節(jié)省了一個(gè)或門。

6.對(duì)于面積要求比較緊的電路應(yīng)盡量避免復(fù)位和置位

想了解關(guān)于FPGA的更多知識(shí)嗎？張飛實(shí)戰(zhàn)電子的《90天從入門到精通FPGA線上實(shí)戰(zhàn)班》即將上線，基于復(fù)雜FPGA項(xiàng)目開發(fā)的案例講解，MILL團(tuán)隊(duì)雙師帶學(xué)，帶領(lǐng)你從小白走向大神！

《90天從入門到精通FPGA線上實(shí)戰(zhàn)班》

開課時(shí)間：7月12日

報(bào)名費(fèi)用：5500元/90天

本行業(yè)現(xiàn)狀以及就業(yè)前景如何

中美貿(mào)易戰(zhàn)以來，國內(nèi)半導(dǎo)體行業(yè)迎來爆發(fā)式增長，國人也清醒的意識(shí)到唯有掌握核心芯片設(shè)計(jì)及生產(chǎn)才能在國際地位上掌握發(fā)言權(quán)。然而國內(nèi)芯片產(chǎn)業(yè)鏈薄弱，芯片從業(yè)人員少，人才稀缺。FPGA作為半導(dǎo)體產(chǎn)業(yè)的重要一環(huán)，長期被國外壟斷，國內(nèi)人才供不應(yīng)求。掌握FPGA，熟練HDL語言，能夠在半導(dǎo)體產(chǎn)業(yè)從事：IC前端設(shè)計(jì)、IC驗(yàn)證、FPGA驗(yàn)證等崗位；在大型通信公司、醫(yī)療器械廠商、人工智能廠商從事算法、實(shí)時(shí)控制、高速通信等崗位?？傮w來說，由于FPGA人才稀缺、入門門檻相對(duì)較高，薪資平均水平較高。

課程簡介

90天FPGA入門到精通線上實(shí)戰(zhàn)班是張飛實(shí)戰(zhàn)電子聯(lián)合MILL團(tuán)隊(duì)共同推出的一套針對(duì)于有志從事于半導(dǎo)體IC設(shè)計(jì)、需要FPGA能力提升及提高工程師就業(yè)能力而設(shè)計(jì)的課程。

1.授課包含2種形式：在線晚課教學(xué)和錄播視頻，晚課帶學(xué)為主，視頻為輔助。線上錄制課程相當(dāng)于通用教材，名師手把手晚課在線互動(dòng)教學(xué)是課程的靈魂。

2.課程硬件采用2款：Xilinx ZYNQ和高云Little Bee。Xilinx是全球開發(fā)者最多的FPGA生態(tài)，ZYNQ是全球第一款全可編程器件，具有劃時(shí)代的意義，采用Xilinx ZYNQ器件將大家掌握主流開發(fā)流程；高云半導(dǎo)體是一家國產(chǎn)FPGA原廠，貿(mào)易戰(zhàn)以來，越來越多的公司有國產(chǎn)化需求，各高校也開設(shè)了國產(chǎn)FPGA課程，因此掌握國產(chǎn)FPGA開發(fā)也是未來的趨勢(shì)，將為工作帶來更多幫助。于此同時(shí)，國產(chǎn)FPGA和Xilinx的流程基本一致，2款FPGA的對(duì)比講解，將更利于理解FPGA開發(fā)本質(zhì)。

3.課程內(nèi)容由淺入深：從最基礎(chǔ)的數(shù)字電路、HDL語法、流水燈、串口通信、密碼鎖到FPGA架構(gòu)、DSP架構(gòu)、DVI顯示、DDR3通信、以太網(wǎng)設(shè)計(jì)、時(shí)序分析、時(shí)序約束、定點(diǎn)簡化、乒乓操作、硬件設(shè)計(jì)、FPGA和ARM交互等，詳述了FPGA開發(fā)的各類技巧，基本覆蓋了FPGA開發(fā)的所有知識(shí)點(diǎn)。

相信通過該課程的學(xué)習(xí)開發(fā)者能從嵌入式、硬件開發(fā)等領(lǐng)域直接跨行到FPGA領(lǐng)域，幫助應(yīng)屆生能有更高的起點(diǎn)，掌握工程經(jīng)驗(yàn)，為找到一份好的工作做充足的準(zhǔn)備。

我們的課程與其他課程有何不同

FPGA是一個(gè)門檻相對(duì)比較高的領(lǐng)域，對(duì)數(shù)字電路的理解，EDA工具的本質(zhì)，HDL語法的掌握，各類通信協(xié)議的底層理解，數(shù)字信號(hào)的時(shí)頻域變換等都有不同程度的要求，對(duì)開發(fā)者綜合素質(zhì)要求較高。當(dāng)然，F(xiàn)PGA開發(fā)也絕對(duì)是另開發(fā)者最大程度發(fā)揮創(chuàng)造力，最能激動(dòng)人心的領(lǐng)域。我們?cè)谥敖虒W(xué)課程基礎(chǔ)上重磅升級(jí)了我們的課程，相對(duì)于網(wǎng)絡(luò)其它課程，除了上課形式升級(jí)為名師晚課手把手帶學(xué)之外，內(nèi)容上還有如下不同。

1. FPGA原廠設(shè)計(jì)思維，2款國內(nèi)外主流FPGA，深入FPGA最底層。該課程采用Xilinx和高云兩款器件進(jìn)行FPGA的講解，幫助學(xué)員掌握開發(fā)要領(lǐng)，體會(huì)不同平臺(tái)開發(fā)FPGA的特點(diǎn)，在國產(chǎn)化潮中真正掌握核心競爭力。

2. 從最基礎(chǔ)知識(shí)點(diǎn)開始，細(xì)化FPGA開發(fā)的每一個(gè)技術(shù)要領(lǐng)。真正從最基礎(chǔ)的原點(diǎn)出發(fā)，講透FPGA開發(fā)。FPGA的綜合能力要求很高，在我們看來，至少需要90天的時(shí)間的反復(fù)練習(xí)語法，知識(shí)點(diǎn)的反復(fù)鞏固才能深得要領(lǐng)，夯實(shí)基礎(chǔ)才可能真正在這個(gè)行業(yè)有一個(gè)高的起點(diǎn)。

3. 并不僅僅是語法及項(xiàng)目內(nèi)容講解，語法講解網(wǎng)上課程已經(jīng)很多，我們?cè)僦v也無出其右。Verilog HDL是一門類C語言，語法規(guī)則并不難，但FPGA開發(fā)和嵌入式開發(fā)有本質(zhì)區(qū)別，F(xiàn)PGA本質(zhì)是硬件開發(fā)，并行思想。HDL語言背后是數(shù)字電路，數(shù)字電路的承載是FPGA的LUTS及DFF等資源。因此，即使是簡單的一個(gè)流水燈，我們也應(yīng)該去思考，這和STM32的流水燈是否一樣？因此課程會(huì)從數(shù)字電路、FPGA架構(gòu)層面去解釋代碼，讓學(xué)習(xí)者體會(huì)FPGA開發(fā)的樂趣，掌握FPGA核心。

4. 深厚的工程實(shí)踐積累，帶來更多工程實(shí)用案列。作為一線工程師團(tuán)隊(duì)，在晚課課程過程中，我們不僅僅講解平時(shí)能夠從書本上獲得的理論知識(shí)，我們也提供大量可工程實(shí)用的代碼，大型項(xiàng)目開發(fā)的規(guī)范，產(chǎn)品過程中應(yīng)該注意的細(xì)節(jié)。

學(xué)習(xí)計(jì)劃

90天FPGA入門到精通線上實(shí)戰(zhàn)班從數(shù)字電路基礎(chǔ)、VerilogHDL語法等基礎(chǔ)知識(shí)點(diǎn)開始，寫簡單的流水燈、串口通信到復(fù)雜的DDR3通信、MAC協(xié)議開發(fā)、DVI顯示代碼。

階段性學(xué)習(xí)掌握FPGA開發(fā)：

1.掌握FPGA開發(fā)的基礎(chǔ)入門知識(shí)，包含數(shù)字電路基礎(chǔ)、硬件描述語法、工具、基本技巧。通過該階段學(xué)習(xí)學(xué)員能夠進(jìn)行基礎(chǔ)的FPGA開發(fā)，語法教熟練、能寫大部分的FPGA代碼，掌握FPGA要領(lǐng)，該過程大概持續(xù)30個(gè)學(xué)習(xí)日，課程學(xué)習(xí)：語法、數(shù)字電路、vivado工具、uart通信、密碼鎖、在線調(diào)試分析工具等。

2.掌握FPGA描述語言背后的底層硬件結(jié)構(gòu)和邏輯。通過該階段學(xué)習(xí)，學(xué)員掌握Verilog語法背后的FPGA硬件，能夠準(zhǔn)確調(diào)用FPGA底層硬件，掌握時(shí)序分析及時(shí)序優(yōu)化的各種手段，掌握同步設(shè)計(jì)準(zhǔn)則，流水線處理技巧。該過程大概持續(xù)30個(gè)學(xué)習(xí)日，課程學(xué)習(xí)：FPGA架構(gòu)、LUTS、DSP、定點(diǎn)、復(fù)數(shù)相乘等內(nèi)容。

3.基于復(fù)雜FPGA項(xiàng)目開發(fā)的實(shí)戰(zhàn)案例剖析。通過該階段學(xué)習(xí)，學(xué)員掌握在工作崗位中的實(shí)戰(zhàn)項(xiàng)目開發(fā)，理解大型項(xiàng)目開發(fā)過程種的功能模塊劃分，復(fù)雜代碼分解，真正從產(chǎn)品角度理解FPGA開發(fā)。該過程大概持續(xù)30個(gè)學(xué)習(xí)日，具體包含：DDR3軟硬件設(shè)計(jì)開發(fā)、MAC以太網(wǎng)開發(fā)、智能數(shù)據(jù)終端（傳感器融合）、HDMI顯示等多個(gè)項(xiàng)目。

課程知識(shí)點(diǎn)概述

課程目錄

部分案例展示

講師及團(tuán)隊(duì)介紹

好評(píng)如潮，權(quán)威認(rèn)證