? ? 在電子產(chǎn)品設(shè)計領(lǐng)域，Altium Designer（簡稱AD）幾乎是無人不知無人不曉。和Cadence?Allegro、Mentor?EE等軟件相比，雖然功能上有所欠缺（主要是PCB仿真等功能），但是具有靈活的操作方式，非常易學(xué)易用。

? ?然而AD雖然易學(xué)易用，但是大多數(shù)人并沒有掌握到Altium使用方法的精髓。從網(wǎng)上可以看到，目前比較多的Altium版本有AD9 、AD10、AD13、AD14、AD15、AD16、AD17、AD18、AD19等（其他protel、DXP，AD6.9之類老掉牙的就不說了）。那么這些不同版本的軟件之間的區(qū)別有多大呢？

? ?我的一個哥們，資深的IT人士了，他還在使用protel，建議他使用AD19他說資源開銷大，還有不兼容他原來的大量的元件庫。（也許這是專業(yè)人士的一種情懷吧~_~)

AD19.0.6

顯然，軟件版本越高，功能越齊全，可能存在一些未知的bug。在AD18發(fā)布之前，各個版本的軟件區(qū)別不是特別大。比較重要的區(qū)別是xsignals功能的出現(xiàn)（AD15及以后的版本才有）。

簡單的說，xsignals功能類似Cadence Allegro的xnet功能。有時我們會遇到需要繞等長的高速信號線串接了電阻的情況，實際上計算等長的時候應(yīng)該是以電阻兩端長度的總和為準。

在沒有xsignals功能之前，一般的解決辦法是在PCB上將串聯(lián)電阻兩端改成相同網(wǎng)絡(luò)，這樣就可以正常的用軟件進行等長了，繞完線之后再將網(wǎng)絡(luò)改回去即可。

xsignals功能出現(xiàn)之后，可以將串接有電阻的信號線設(shè)置成xsignals，軟件會自動識別這種網(wǎng)絡(luò)，等長繞線的時候會自動將電阻兩端的長度相加，這樣就節(jié)省了手動改網(wǎng)絡(luò)的時間，提高了效率。我們可以手動創(chuàng)建xsignals，或者用向?qū)韯?chuàng)建需要的網(wǎng)絡(luò)分組。

xsignals 功能菜單選項

xsignal向?qū)?/p>

另一個重要的區(qū)別是信號長度算法的改進，提高了高速信號線的等長精度。在AD17之前版本的軟件里，計算信號線布線長度的算法并不嚴格。具體就是當(dāng)PCB布線的線段有重疊部分時，軟件會將重疊部分也算進信號線的總長度。

如果忽視這個問題，當(dāng)有些線頭遺留在過孔、焊盤，或者有線段重合時，這些重疊的長度會導(dǎo)致等長結(jié)果有很大的誤差。因此用老版本AD繞等長時，在等長之前，需要先將PCB信號線設(shè)置成透明模式，在透明模式下可以看到重疊的線段，將他們刪除，然后等長才能保證繞線結(jié)果準確。

透明模式下看到多余的線頭

AD17發(fā)布之后，再也不需要這樣的操作。因為高版本的軟件增加了一個signal length的概念。線段重疊、多余線段疊在焊盤、過孔上也不會被計算在內(nèi)，這才是真正的信號長度。

用AD14和AD17打開同一個PCB就可以發(fā)現(xiàn)差別，可以明顯的看到AD17的表格里多了一列signal length。設(shè)置等長規(guī)則時，軟件就是以這個項目的值為標準進行繞線。

AD17顯示的信號長度

AD14顯示的信號線長度

另外，在高版本的軟件里（AD17或以上），還可以定義板邊的間距規(guī)則。具體的來說，就是設(shè)置一個規(guī)則來限制走線、器件焊盤、過孔等物體到PCB邊緣的間距。關(guān)于這部分內(nèi)容，以前已經(jīng)講過了，可以參考這篇文章。Altium電路板outline（板框）規(guī)則。

板邊規(guī)則

AD17和之前的版本比較接近。AD18、AD19則是發(fā)生了重大的改變。首先，AD18，AD19是64位軟件（之前都是32位軟件），性能有所提升。主要表現(xiàn)在3D、2D切換、鋪銅速度加快。

AD19

與之前版本相比變化較大的是，AD18和AD19增加了Properties菜單。利用這個菜單可以很方便的進行很多操作，最有用的是過濾器功能。當(dāng)需要單獨選擇一類物體時（過孔、器件、走線等），可以在過濾器里面只選中一種，這樣就可以精確的選擇需要的東西了。還有一些PCB的設(shè)置、單位、板子信息等，都可以在菜單里面找到。

這個菜單還可以用來修改各種物體的屬性，比如我們選中PCB上面的一個CPU，就可以在Properties菜單看到這個元器件的所有屬性，而且還可以直接修改。