最美情侣中文字幕电影,在线麻豆精品传媒,在线网站高清黄,久久黄色视频

歡迎光臨散文網 會員登陸 & 注冊

Verilog基礎之二、加法器實現(xiàn)

2023-06-06 22:07 作者:行中悟_悟中行  | 我要投稿

一、加法器

????算術運算中,加法是最為基礎的運算,其他運算從計算機實現(xiàn)的角度來看,本質上也都可由加法運算來實現(xiàn)。加法器根據是否考慮進位分為半加器和全加器,半加器做加法時不會將進位考慮到加法運算中,但運算結果中會保留運算的進位結果。

二、加法器實現(xiàn)

????設計2個4位數的加法器,包括全加器和半加器,同時分別采用always和assign語句來實現(xiàn),

設計代碼

測試代碼

三、結果

3.1 綜合結果

全加器的輸入中加入了進位ci

半加器中輸入未考慮進位ci

3.2 仿真結果

在第一個紅框出,進位ci從0變成1,可看到全加器的輸出sum變成2,半加器的輸出sum_half無變化,第二個紅框15ns處,d1從0變成1,此時sum和sum_half都加1。第3個紅框25ns處,d1從1變成4'b1111,d2為4’b0001,全加器和半加器的進位輸出co,co_half都為1。


Verilog基礎之二、加法器實現(xiàn)的評論 (共 條)

分享到微博請遵守國家法律
大竹县| 鹤峰县| 西昌市| 双牌县| 泾阳县| 西盟| 阳高县| 三原县| 高安市| 福建省| 富裕县| 和顺县| 和政县| 思茅市| 长宁县| 韶关市| 梁山县| 萝北县| 定远县| 额济纳旗| 朔州市| 睢宁县| 垦利县| 夏津县| 沾化县| 鄱阳县| 浙江省| 班玛县| 乌审旗| 昌吉市| 阜城县| 福建省| 厦门市| 茌平县| 包头市| 津南区| 莒南县| 金山区| 邹平县| 莱阳市| 平遥县|