近期，北極雄芯公司宣布成功自主研發(fā)了一種基于國內(nèi)《芯片互聯(lián)接口標準》的Chiplet互聯(lián)接口PBLink回片。該接口具有低成本、低延遲、高帶寬、高可靠性等特點，同時符合國內(nèi)接口標準，使得封裝內(nèi)外互連更加兼容、注重國內(nèi)自主可控。PBLink接口采用12nm工藝制造，每個D2D單元設(shè)計為8路通道，合計能提供高達256Gb/s的傳輸帶寬，還可采用更少的封裝互連線以降低對封裝的要求，最少僅需要3層基板進行2D互連。

PBLink回片測試取得了巨大成功，是在廣泛基礎(chǔ)上的專業(yè)協(xié)議富集，從而得以實現(xiàn)ns級別的端到端延遲。所有的指標都符合芯片互聯(lián)接口標準的要求和設(shè)計預(yù)期。各項指標表明，PBLink接口能夠適應(yīng)各種下游應(yīng)用場景需求。

除此之外，PB Link還靈活支持封裝內(nèi)Chiplet-Chiplet互聯(lián)以及10-15cm的封裝外板級Chip-Chip互聯(lián)，可以根據(jù)應(yīng)用情況選擇靈活的互聯(lián)方式。

北極雄芯公司表示，他們的Chiplet解決方案是基于傳統(tǒng)封裝（153μm Standard Package）的，預(yù)計會在2024-2025年推出針對超高性能場景的高密度互連版本（55μm InFO Package）。PB Link將用于公司下一代核心HUB Chiplet以及部分功能型Chiplet的開發(fā)，預(yù)計2024年內(nèi)將實現(xiàn)整體量產(chǎn)。

北極雄芯公司在今年初就推出了國內(nèi)首款基于Chiplet異構(gòu)集成的人工智能計算芯片“啟明930”，其中央控制芯片采用RISC-V CPU核心，通過高速接口可以搭載多個功能型芯片，基于全國產(chǎn)基板材料以及2.5D封裝。

值得一提的是，Chiplet架構(gòu)是一種將大芯片拆分為小芯片進行生產(chǎn)并集成封裝的技術(shù)，它能有效提升大算力芯片制造的綜合良率，通過芯片復(fù)用的選擇來提升芯片靈活性。目前，英特爾和AMD的產(chǎn)品都采用了類似的技術(shù)，是傳統(tǒng)單芯片的改進方案。

隨著國家對芯片產(chǎn)業(yè)的重視和投入加大，北極雄芯公司將繼續(xù)探索和創(chuàng)新，為國內(nèi)芯片產(chǎn)業(yè)的發(fā)展做出更大貢獻。