1.? S和D的定義：NMOS電壓更高的為D

2.? V-TH的定義：溝道少子濃度等于襯底多子濃度，這種定義不適于Vth的測(cè)量。

3.? V-TH的調(diào)節(jié)：實(shí)際中理論計(jì)算式不適用，通過(guò)溝道摻雜來(lái)調(diào)節(jié)閾值，耗盡型MOSFET只用于舊的技術(shù)（在VG=0時(shí)就有溝道為耗盡型）。

//ni是Si本征載流子濃度；Qdep是耗盡區(qū)電荷；

//Nsub是襯底摻雜濃度；tox是柵氧厚度

//Cox是柵氧單位面積電容，對(duì)tox≈20e-10，有Cox≈17.25fF/um2，按此比例可估算

4.? N阱：常說(shuō)的n阱是指CMOS中PMOS和NMOS要做在同一襯底，即NMOS的p型襯底上，但PMOS需要的是N襯底，因此每個(gè)PMOS都放在一個(gè)N摻雜區(qū)域里，這個(gè)區(qū)域稱為N阱。

5.? 襯底電壓設(shè)置：MOS經(jīng)典工作狀態(tài)中，兩個(gè)PN結(jié)都反偏，因此NMOS襯底電壓Vbulk要比VS和VD都低，大多數(shù)電路中都連接到地，PMOS則連接到電源。

6.? 襯底電壓連接：襯底（NMOS）或n阱（PMOS）上放一塊重?fù)诫s區(qū)，連接端子B（bulk）

7.? 夾斷：對(duì)于G和S，VGS>VTH才開(kāi)啟溝道，對(duì)于G和D同理，S和D是對(duì)稱的，也需要VGD>VTH才開(kāi)啟溝道，因此VG-VD<VTH時(shí)（VD足夠大時(shí)），D測(cè)溝道隨VD增大而愈發(fā)閉合，溝道長(zhǎng)度由L減小為L(zhǎng)′，溝道長(zhǎng)度調(diào)制見(jiàn)14.

8.? ID的大小：

（1）式為Sah方程，描述線性區(qū)；

（2）式為深線性區(qū)方程，溝道等效電阻Ron

（3）式描述線性區(qū)和飽和區(qū)邊界，也是夾斷的觸發(fā)點(diǎn)，夾斷觸發(fā)后，電流不再隨VD增大

（4）式描述飽和區(qū)，L′是夾斷后的溝道長(zhǎng)度，若認(rèn)為L(zhǎng)′=L，則ID與VGS為平方律特性

//L指的是有效溝道長(zhǎng)度；W是溝道寬度；

9.? VD,SAT： ≈VGS-VTH，VDS< VD,SAT時(shí)落入線性區(qū)，發(fā)生非理想效應(yīng)， VD,SAT↑，電壓余度↓

10. NMOS和PMOS遷移率：空穴遷移率比電子低，因此相同尺寸下PMOS能驅(qū)動(dòng)的電流小

11. 單個(gè)MOS作電源：每個(gè)電流源只有一個(gè)端點(diǎn)是“浮動(dòng)”的（拉扎維P16），因?yàn)镹MOS要把電流注入到地，PMOS要從VDD獲取電流，分別寫死了一個(gè)端點(diǎn)的電位，設(shè)計(jì)一個(gè)在電路的兩個(gè)任意節(jié)點(diǎn)間流動(dòng)的電流源是很難的。

12. 跨導(dǎo)gm：通常定義在飽和區(qū)(式6)，三極管區(qū)跨導(dǎo)下降（式5）；將MOSFET視為壓控電流源，則跨導(dǎo)表明了控制的靈敏度；gm隨工作狀態(tài)變化，在小信號(hào)模型中可認(rèn)為其恒定。

式(6)中，保持 ID不變，增大W是不能持續(xù)增大gm的，因?yàn)椋╒GS-VTH）會(huì)減小，最終讓晶體管進(jìn)入亞閾值區(qū)，跨導(dǎo)變成式（7.2）。

?溝道從弱反型到強(qiáng)反型的臨界點(diǎn)，式（6）和式（7.2）在ID相等時(shí)gm應(yīng)相等，因此：

13. 體效應(yīng)：VSB改變耗盡層厚度，調(diào)節(jié)了VTH的大小，對(duì)NMOS，VSB>0則VTH增大，VSB<0則VTH減小，因?yàn)镹MOS使用同一襯底，體效應(yīng)難以利用，且VTH變化使設(shè)計(jì)復(fù)雜化，通常希望消除體效應(yīng)，調(diào)節(jié)Nsub和Cox來(lái)使γ為一個(gè)適合的值，典型值0.3~0.4(V1/2)。

14.?溝道長(zhǎng)度調(diào)制：夾斷導(dǎo)致VDS↑，L↓;定義縮短后的溝道長(zhǎng)度（做線性近似）,可以把式（4）寫成下式，就不用L′這種表示了；溝道越長(zhǎng)，λ越小，效應(yīng)越弱，ro越大；溝長(zhǎng)調(diào)制是器件缺陷，不是調(diào)節(jié)ID的手段，ID由過(guò)驅(qū)動(dòng)電壓調(diào)節(jié)。

ro即VDS隨ID的變化率，在飽和區(qū)內(nèi)：

厄利電壓本來(lái)是描述三極管基區(qū)寬度調(diào)制效應(yīng)的，在MOSFET中沿用了這種說(shuō)法。厄利電壓，是單位溝長(zhǎng)的厄利電壓,由工藝決定,

因此式（9）可寫為：

15. 亞閾值導(dǎo)電性：VGS<VTH時(shí)（弱反型區(qū)），ID并不立刻下降至零，而是以有限的速度（指數(shù)）下降，會(huì)產(chǎn)生較大功耗并使模擬信號(hào)丟失。是一個(gè)非理想因子

16. 擊穿和穿通：高VGS發(fā)生柵氧擊穿，短溝道器件中，高VDS使D的耗盡區(qū)擴(kuò)展至S側(cè)，D和S耗盡區(qū)連接發(fā)生穿通

17. MOS電容：除了D和S之間，任意兩個(gè)端子間都有一個(gè)電容。CGB由氧化層電容C1和襯底與溝道間的耗盡層電容C2構(gòu)成，器件關(guān)斷時(shí)（截止區(qū)）CGB、CGS、CGD為式（11、12）

//Cov為G和S、D間每單位寬度的覆蓋電容，單位F/um；W為溝道寬度

溝道開(kāi)啟時(shí)（飽和區(qū)和三極管區(qū)），溝道屏蔽了G和B，因此CGB可以忽略，C1被劃分到CGD和CGS，在飽和區(qū)為式（13），三極管區(qū)為式（14）。

CDB和CSB是D、S與Substrate的結(jié)電容，大小與器件幾何結(jié)構(gòu)相關(guān)，因此有必要?jiǎng)澐譃榻Y(jié)底部（下極板）電容Cj（F/m2）和結(jié)周邊引起的（側(cè)壁）電容Cjsw（F/m）。

18.? 小信號(hào)模型：該模型足以在電路設(shè)計(jì)初期模擬大多數(shù)MOS器件

gm：MOSFET是壓控電流源

ro：溝道長(zhǎng)度調(diào)制效應(yīng)，相當(dāng)于并聯(lián)在D和S間的一個(gè)電阻，使電流“從溝道外流走”。

gmb：體效應(yīng)，η典型值約為0.25，其作用表現(xiàn)為與gm并聯(lián)的一個(gè)跨導(dǎo)，等效跨導(dǎo)↑。

各端子都有一個(gè)由材料（和接觸孔）的電阻率決定的歐姆電阻，可由版圖調(diào)節(jié)

19.? “折疊”結(jié)構(gòu)：兩個(gè)MOS并聯(lián)作一個(gè)MOS的結(jié)構(gòu)，拉扎維多次提及

折疊后可改善CSB和CDB：

????折疊后柵電阻由R變成R/2與R/2的并聯(lián)，即R/4。

20.? 長(zhǎng)溝道和短溝道：長(zhǎng)溝道最短是幾個(gè)微米，對(duì)于短溝道，常用的分析式不適用，需要的SPICE模型也比一級(jí)模型復(fù)雜得多。

21.? MOS作電容（兩端器件），VGS>VTH，交流小信號(hào)駝?shì)d在VGS上：

低頻時(shí)（10Hz，劉飛）：反型層電荷可以跟上信號(hào)的變化，由反型層電荷實(shí)現(xiàn)電容，耗盡層厚度幾乎不變，忽略耗盡層電容，總?cè)葜禐镃ox。

高頻時(shí)：反型層電容跟不上信號(hào)變化不起作用，由耗盡層厚度變化產(chǎn)生電容，總電容為Cmin，由于溝道的屏蔽作用，耗盡層在強(qiáng)反型層不繼續(xù)變厚，因此耗盡層電容不再增加，總電容不再減小。

22.? 本征增益：Av=-gm*ro，稱為本征增益，這等于以電流源負(fù)載的共源單級(jí)放大電路的小信號(hào)放大倍數(shù)，短溝道器件大約在5~10。

//一些隨意的整理。歡迎補(bǔ)充、指正。