【認(rèn)識(shí)STM32】

?F1 代表了基礎(chǔ)型，基于?Cortex-M3?內(nèi)核，主頻為72MHZ，F(xiàn)4?代表了高性能，基于?Cortex-M4?內(nèi)核，主頻?180M。

【GPIO外設(shè)】

一、GPIO的八種工作模式

1、上拉輸入：IO口在無輸入的情況下，保持高電平。

2、下拉輸入：IO口在無輸入的情況下，保持低電平。

3、浮空輸入：浮空輸入狀態(tài)下，IO的電平狀態(tài)是不確定的，完全由外部輸入決定，如果在該引腳懸空的情況下，讀取該端口的電平是不確定的。

4、模擬輸入：輸入信號(hào)不經(jīng)施密特觸發(fā)器直接接入，輸入信號(hào)為模擬量而非數(shù)字量，其余輸入方式輸入數(shù)字量。

5、推挽輸出：可以輸出高、低電平，連接數(shù)字器件；推挽結(jié)構(gòu)一般是指兩個(gè)三極管分別受兩個(gè)互補(bǔ)信號(hào)的控制，總是在一個(gè)三極管導(dǎo)通的時(shí)候另一個(gè)截止。高低電平由IC的電源決定。導(dǎo)通損耗小、效率高。輸出既可以向負(fù)載灌電流，也可以從負(fù)載抽取電流。推拉式輸出級既提高電路的負(fù)載能力，又提高開關(guān)速度。

6、開漏輸出：輸出端相當(dāng)于三極管的集電極，要得到高電平狀態(tài)需要上拉電阻才行。適合于做電流型的驅(qū)動(dòng)，其吸收電流的能力相對強(qiáng)（一般20mA以內(nèi)）。開漏形式的電路有以下幾個(gè)特點(diǎn)：

（1）利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)上拉電阻、MOSFET到GND。IC內(nèi)部僅需很小的柵極驅(qū)動(dòng)電流。

（2）一般來說，開漏是用來連接不同電平的器件，匹配電平用的，因?yàn)殚_漏引腳不連接外部的上拉電阻時(shí)，只能輸出低電平，如果需要同時(shí)具備輸出高電平的功能，則需要接上拉電阻，很好的一個(gè)優(yōu)點(diǎn)是通過改變上拉電源的電壓，便可以改變傳輸電平。

比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。（上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的速度。阻值越大，速度越低功耗越小，所以負(fù)載電阻的選擇要兼顧功耗和速度。）

（3）開漏輸出提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^外接上拉無源電阻對負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對延時(shí)有要求，則建議用下降沿輸出。

（4）可以將多個(gè)開漏輸出連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系，即“線與”?？梢院唵蔚睦斫鉃椋涸谒幸_連在一起時(shí)，外接一上拉電阻，如果有一個(gè)引腳輸出為邏輯0，相當(dāng)于接地，與之并聯(lián)的回路“相當(dāng)于被一根導(dǎo)線短路”，所以外電路邏輯電平便為0，只有都為高電平時(shí)，與的結(jié)果才為邏輯1。

7、復(fù)用推挽輸出：此時(shí)IO受內(nèi)部外設(shè)控制，比如定時(shí)器的PWM,比如SPI的MOSI,MISO等。 而普通的推挽輸出，則IO受ODR控制。

8、復(fù)用開漏輸出：參考復(fù)用推挽。

二、總結(jié)在STM32中選用IO模式

1、浮空輸入GPIO_IN_FLOATING ——浮空輸入，可以做KEY識(shí)別，RX1。

2、帶上拉輸入GPIO_IPU——IO內(nèi)部上拉電阻輸入。

3、帶下拉輸入GPIO_IPD—— IO內(nèi)部下拉電阻輸入。

4、模擬輸入GPIO_AIN ——應(yīng)用ADC模擬輸入，或者低功耗下省電。

5、開漏輸出GPIO_OUT_OD ——IO輸出0接GND，IO輸出1，懸空，需要外接上拉電阻，才能實(shí)現(xiàn)輸出高電平。當(dāng)輸出為1時(shí)，IO口的狀態(tài)由上拉電阻拉高電平，但由于是開漏輸出模式，這樣IO口也就可以由外部電路改變?yōu)榈碗娖交虿蛔??？梢宰xIO輸入電平變化，實(shí)現(xiàn)C51的IO雙向功能。

6、推挽輸出GPIO_OUT_PP ——IO輸出0-接GND， IO輸出1 -接VCC，讀輸入值是未知的。

7、復(fù)用功能的推挽輸出GPIO_AF_PP ——片內(nèi)外設(shè)功能（I2C的SCL,SDA）。

8、復(fù)用功能的開漏輸出GPIO_AF_OD——片內(nèi)外設(shè)功能（TX1,MOSI,MISO.SCK.SS）。

【RCC時(shí)鐘】

RCC時(shí)鐘的主要作用：設(shè)置系統(tǒng)時(shí)鐘 SYSCLK 、設(shè)置 AHB 分頻因子（決定 HCLK 等于多少）、設(shè)置 APB2 分頻因子（決定 PCLK2 等于多少）、設(shè)置 APB1 分頻因子（決定 PCLK1 等于多少）、設(shè)置各個(gè)外設(shè)的分頻因子；控制 AHB 、 APB2 和 APB1 這三條總線時(shí)鐘的開啟、控制每個(gè)外設(shè)的時(shí)鐘的開啟。?

對于 SYSCLK、HCLK、PCLK2、PCLK1 這四個(gè)時(shí)鐘的配置一般是：PCLK2 = HCLK = SYSCLK=PLLCLK = 72M， PCLK1=HCLK/2 = 36M。（以stm32f103vet6為例）

使用HSE時(shí)，設(shè)置系統(tǒng)時(shí)鐘的步驟

?1、開啟HSE ，并等待 HSE 穩(wěn)定

?2、設(shè)置 AHB、APB2、APB1的預(yù)分頻因子

?3、設(shè)置PLL的時(shí)鐘來源，和PLL的倍頻因子，設(shè)置各種頻率主要就是在這里設(shè)置

?4、開啟PLL，并等待PLL穩(wěn)定

?5、把PLLCK切換為系統(tǒng)時(shí)鐘SYSCLK

?6、讀取時(shí)鐘切換狀態(tài)位，確保PLLCLK被選為系統(tǒng)時(shí)鐘

版權(quán)聲明：本文為CSDN博主「Hello_96_world」的原創(chuàng)文章，遵循CC 4.0 BY-SA版權(quán)協(xié)議，轉(zhuǎn)載請附上原文出處鏈接及本聲明。如有侵權(quán)，請聯(lián)系刪除。

原文鏈接：https://blog.csdn.net/qq_29031103/article/details/121495699