最美情侣中文字幕电影,在线麻豆精品传媒,在线网站高清黄,久久黄色视频

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

HDLbits-Module add

2023-06-13 17:12 作者:業(yè)精于勤而荒于嬉哦  | 我要投稿


Adder 1:module_add

You are given a module add16 that performs a 16-bit addition. Instantiate two of them to create a 32-bit adder. One add16 module computes the lower 16 bits of the addition result, while the second add16 module computes the upper 16 bits of the result, after receiving the carry-out from the first adder. Your 32-bit adder does not need to handle carry-in (assume 0) or carry-out (ignored), but the internal modules need to in order to function correctly. (In other words, the add16 module performs 16-bit a + b + cin, while your module performs 32-bit a + b).


您將獲得一個執(zhí)行 16 位加法的模塊 add16。實例化其中兩個以創(chuàng)建一個 32 位加法器。一個 add16 模塊計算加法結(jié)果的低 16 位,而第二個 add16 模塊在接收到第一個加法器的進位后計算結(jié)果的高 16 位。您的 32 位加法器不需要處理進位(假設(shè)為 0)或進位(忽略),但內(nèi)部模塊需要才能正常工作。(換句話說,add16 模塊執(zhí)行 16 位 a + b + cin,而您的模塊執(zhí)行 32 位 a + b)。

module top_module(

? ? input [31:0] a,

? ? input [31:0] b,

? ? output [31:0] sum

);

? ? wire cout1;

? ? ?add16? ins1( a[15:0],? b[15:0],? 1'b0, sum[15:0], cout1 );?

? ? ?add16? ins2( a[31:16],? b[31:16],? cout1, sum[31:16], );?

? ?

endmodule


HDLbits-Module add的評論 (共 條)

分享到微博請遵守國家法律
城口县| 乐东| 萝北县| 江油市| 长顺县| 宝鸡市| 平罗县| 和林格尔县| 乐至县| 桦川县| 连平县| 桐城市| 灵山县| 明溪县| 岑溪市| 瑞昌市| 廉江市| 马鞍山市| 梓潼县| 河曲县| 武乡县| 绥德县| 琼海市| 响水县| 建宁县| 潼南县| 红桥区| 仪陇县| 金山区| 勃利县| 胶南市| 罗山县| 河北区| 安达市| 定兴县| 穆棱市| 元江| 景泰县| 白朗县| 竹溪县| 托克逊县|