研究背景

很少有商業(yè)電子產(chǎn)品已經(jīng)包含2D材料，而那些包含2D材料的產(chǎn)品（傳感器、專用相機(jī)）使用非常低的集成密度（>100μm2/器件），因?yàn)樵谳^大的器件中，2D材料中的局部缺陷危害性并沒有很大。

研究成果

阿卜杜拉國王科技大學(xué)Mario Lanza 團(tuán)隊(duì)聯(lián)合清華大學(xué)李儀新等研究了用于憶阻器的高集成密度混合2D/CMOS微芯片，CMOS代表互補(bǔ)金屬氧化物半導(dǎo)體，CMOS晶體管可實(shí)現(xiàn)對(duì)h-BN憶阻器兩端的電流非常好的控制，這使我們能夠在小到約0.053μm2的憶阻器中實(shí)現(xiàn)約500萬次循環(huán)的耐受性。此項(xiàng)研究工作以“Hybrid 2D/CMOS microchips for memristiveapplications”為題發(fā)表在國際頂級(jí)期刊《Nature》上。?

圖文速遞

通過Synopsys軟件設(shè)計(jì)2cm×2cm硅微芯片，在工業(yè)潔凈室中使用180nm CMOS技術(shù)在200mm硅片上制備（圖1a）。本研究中電路由一個(gè)晶體管一個(gè)憶阻器單元的5×5交叉陣列組成（1T1M，圖1b-c），微芯片被設(shè)計(jì)成將憶阻器集成到BEOL中，即它們被終止在最新的金屬化層沒有鈍化，從工業(yè)潔凈室提取硅片時(shí)，硅片上自然生長出氧化硅（圖1d），可以很容易地蝕刻掉，露出鎢過孔（圖1e）。然后，通過化學(xué)氣相沉積（CVD）在Cu襯底上生長約18層厚的h-BN片（即約6nm），使用低溫工藝將其轉(zhuǎn)移到微芯片上（圖1f），最后對(duì)接觸焊盤上的h-BN進(jìn)行蝕刻，并將由不同材料（即Au/Ti、Au或Ag）制成的頂部電極圖案化并沉積在h-BN上，完成電路（見圖1g）。第四金屬化層的鎢通孔的直徑約為260nm（圖1h），所得h-BN憶阻器的橫向尺寸最多為0.053μm2，通過橫截面透射電子顯微鏡（TEM）確認(rèn)了h-BN堆疊的層狀結(jié)構(gòu)，通過電子能量損失光譜進(jìn)行的納米化學(xué)分析證明了h-BN的成分，光學(xué)顯微鏡（圖1c）顯示，h-BN片材在轉(zhuǎn)移過程中沒有破裂，與使用單層2D材料的器件和電路相比，它顯著提高了器件和電路的成品率。

一、儲(chǔ)存器-記憶電荷

當(dāng)將斜坡電壓應(yīng)力（RVS）序列應(yīng)用于幾個(gè)獨(dú)立的~0.053μm2 Au/Ti/h-BN/W結(jié)構(gòu)時(shí)，大多數(shù)（~90%）表現(xiàn)出不穩(wěn)定的電流波動(dòng)，且沒有觀察到電阻切換（RS）（圖2a），即使施加11V，電流也不會(huì)達(dá)到線性狀態(tài)（即介電擊穿），這是驚人的，因?yàn)榇蠖鄶?shù)（>75%）具有較大面積的h-BN器件（25μm2）在3和11V之間顯示介電擊穿電壓（VDB），具有絲狀非易失性雙極RS。很少（~10%）~0.053μm2 Au/Ti/h-BN/W結(jié)構(gòu)在~2.5和4V之間顯示VDB，具有絲狀非易失性雙極RS。然而，續(xù)航能力只有約100次循環(huán)，這很大程度上是由于憶阻器兩端的電流的可控性較差以及介電擊穿期間的過沖。1T1M單元中的CMOS晶體管可以精確控制h-BN憶阻器兩端的電流，避免電流過沖，從而獲得出色的性能。首先，通過向柵極施加恒定電壓（VG），向漏極（VDS）施加RVS，并測(cè)量漏極到源極電流（IDS），獲得一個(gè)獨(dú)立CMOS晶體管的輸出特性，CMOS晶體管按預(yù)期正確工作（見圖2b）。其次，通過在憶阻器的頂部Au/Ti電極施加RVS來測(cè)量1T1M單元，同時(shí)保持晶體管的源極端接地，并同時(shí)施加恒定的VG。使用V G=1.1V將RVS序列應(yīng)用于Au/Ti/h-BN/W結(jié)構(gòu)的頂部電極時(shí)，大多數(shù)1T1M電池表現(xiàn)出非易失性雙極RS（圖2c），高狀態(tài)電阻（RHRS~20G? 和RLRS~100K?) —有利于降低功耗，兩種狀態(tài)下電流的非線性和漸進(jìn)狀態(tài)轉(zhuǎn)換表明RS是非理想的。然而，確實(shí)看到了一個(gè)激活過程，因?yàn)榈谝粋€(gè)RVS略微增加了器件的電導(dǎo)。制造的第一個(gè)微芯片中，在40個(gè)單元中的32個(gè)單元中觀察到了這種穩(wěn)定的非絲狀雙極RS機(jī)制（產(chǎn)率80%），在最后一個(gè)微芯片的25個(gè)設(shè)備中觀察到它（產(chǎn)率100%），相反，獨(dú)立的~0.053μm2?Au/Ti/h-BN/W結(jié)構(gòu)和沒有h-BN的1T1M電池從未表現(xiàn)出這種行為，這證實(shí)了RS是由h-BN堆疊產(chǎn)生的，并且CMOS晶體管是控制其軟退化的關(guān)鍵。在獨(dú)立的Au/Ti/h-BN/W結(jié)構(gòu)中，使用半導(dǎo)體參數(shù)分析儀限制電流，該分析儀的激活時(shí)間長（~70μs），寄生電容高（~300pF，與電纜有關(guān)），相反，在1T1M單元中，串聯(lián)晶體管起到瞬時(shí)電流限制的作用，并且寄生電容要低得多，這減少了開關(guān)瞬態(tài)的持續(xù)時(shí)間和Au/Ti/h-BN/W結(jié)構(gòu)上不希望的電流。RHRS和RLRS的值隨著時(shí)間的推移是穩(wěn)定的，可以通過在設(shè)定過程中調(diào)整VG（固定RLRS）和/或通過調(diào)整負(fù)RVS的端電壓來編程多個(gè)穩(wěn)定電導(dǎo)水平。當(dāng)施加脈沖電壓應(yīng)力（PVS）序列時(shí)，耐久性很容易達(dá)到250萬次循環(huán)（見圖2d-f），在這種類型的應(yīng)力下，RHRS、RLRS和RLRS/RHRS的值可以通過三種不同的方式精確控制：調(diào)整寫入脈沖的持續(xù)時(shí)間、調(diào)整寫入脈寬、調(diào)整擦除脈沖的幅值（圖2d-f）?？紤]到憶阻器的小尺寸，這種耐久性非常高，類似于商業(yè)的基于金屬氧化物的電阻隨機(jī)存取存儲(chǔ)器（50萬個(gè)循環(huán)）和相變存儲(chǔ)器（1000萬個(gè)周期）。然而，使用頂部Au/Ti電極的1T1M電池的開關(guān)時(shí)間相當(dāng)長。1T1M電池的性能可使用不同的頂部電極進(jìn)行調(diào)整，當(dāng)使用Au電極時(shí)，器件在較低的狀態(tài)電阻下顯示出可靠的開關(guān)（見圖2g），以及較短的開關(guān)時(shí)間（t）和較低的開關(guān)能量（E）；當(dāng)使用Ag電極時(shí)，這些值可以向下推至tSET=680ns，tRESET=60ns，ESET=21.11pJ和ERESET=1.41pJ（見圖2h）。

二、數(shù)據(jù)計(jì)算

基于上述測(cè)量的性能指標(biāo)，混合2D/CMOS 1T1M單元顯示出良好的數(shù)據(jù)計(jì)算潛力。由于RHRS/RLRS比和電阻狀態(tài)隨時(shí)間的穩(wěn)定性，利用2D/CMOS 1T1M單元的5×5交叉陣列的內(nèi)部連接可實(shí)現(xiàn)內(nèi)存計(jì)算操作。當(dāng)在輸入和輸出處施加在時(shí)間上位移的PVS對(duì)時(shí)，具有Au/Ti/h-BN/W憶阻器的1T1M單元表現(xiàn)出尖峰時(shí)間相關(guān)塑性（STDP）（圖2i）。雖然這些材料的成熟度較低，目前無法與最先進(jìn)的基于2D材料的憶阻SNN進(jìn)行競(jìng)爭(zhēng)，但確實(shí)分析了由憶阻器制成的SNN的性能，這些憶阻器表現(xiàn)出如圖2i所示的STDP特性。首先，使用指數(shù)衰減模型學(xué)習(xí)規(guī)則，擬合圖2i中測(cè)量的STDP數(shù)據(jù)，其次，模擬一個(gè)SNN來展示無監(jiān)督學(xué)習(xí)能力（圖3a），并通過對(duì)修改后的國家標(biāo)準(zhǔn)與技術(shù)研究所（MNIST）手寫數(shù)字?jǐn)?shù)據(jù)庫中的圖像進(jìn)行分類來對(duì)其進(jìn)行基準(zhǔn)測(cè)試。SNN有784個(gè)輸入神經(jīng)元，一個(gè)由400個(gè)神經(jīng)元組成的興奮層和一個(gè)由400個(gè)神經(jīng)元組成的抑制層，一個(gè)決定塊，該決定塊確定哪個(gè)是由輸入模式表示的最可能的數(shù)字。用完整的MNIST數(shù)據(jù)集訓(xùn)練SNN，并評(píng)估每1000張圖像的準(zhǔn)確性。圖3b-d顯示了這類SNN的主要三個(gè)優(yōu)值（即突觸權(quán)重隨著訓(xùn)練圖像數(shù)量的演變、加速文章預(yù)覽網(wǎng)絡(luò)的混淆矩陣，訓(xùn)練準(zhǔn)確性與訓(xùn)練圖像數(shù)量之間的關(guān)系），所有這些都表明了優(yōu)異的性能。還提出一種CMOS電路，用于基于h-BN憶阻器的電子神經(jīng)元的硬件實(shí)現(xiàn)（圖3e），該電路能夠考慮自適應(yīng)觸發(fā)閾值以及放電后的不應(yīng)期。

結(jié)論與展望

?混合2D/CMOS微芯片目前未達(dá)到可生產(chǎn)水平，但代表了高集成密度2D材料電子設(shè)備/電路有史以來的最高性能和技術(shù)水平，連接到aCMOS晶體管的h-BN憶阻器的電特性比獨(dú)立的h-BN存儲(chǔ)器及連接到2D材料基晶體管的h-BN憶阻器的電特性好幾個(gè)數(shù)量級(jí)。
與2D材料領(lǐng)域的其他原型相比（>20V），切換設(shè)備所需電壓（從±1.4V到±5V）非常低，但仍高于180nm CMOS節(jié)點(diǎn)所使用的電壓，但這并不是這項(xiàng)技術(shù)發(fā)展的障礙，因?yàn)橛性S多商業(yè)微芯片在更高的電壓下工作，比如：所有閃存（最先進(jìn)的3D-NAND閃存編程電壓約為20V）和用于汽車應(yīng)用的所有雙極CMOS微芯片（需要高達(dá)40V）。Au和Ag電極可能并不理想，因?yàn)樗鼈冊(cè)谇岸司€（FEOL）工藝中被歸類為污染物。然而，此研究h-BN憶阻器集成在BEOL互連的最新金屬層中，通常使用Au焊盤、襯墊和導(dǎo)線。半導(dǎo)體行業(yè)也開發(fā)了高銥含量的鐵電存儲(chǔ)器，從事2D材料領(lǐng)域工作的公司在其研究和FEOL原型中使用Au電極，因此，用于憶阻應(yīng)用的混合2D/CMOS微芯片中使用Au、Au/Ti或Ag電極并不妨礙其工業(yè)應(yīng)用。

文獻(xiàn)鏈接https://www.nature.com/articles/s41586-023-05973-1.