IEEE 1149.10介紹
背景介紹
IEEE 1149.1標(biāo)準(zhǔn)的全稱是IEEE Standard for?Test Access Port?and?Boundary-Scan?Architecture。從名字中可以看出，起初1149.1是為了邊界掃描(Boundary-Scan)測試而提出的，實現(xiàn)這一目標(biāo)的電路結(jié)構(gòu)是測試訪問端口(TAP)。隨著測試技術(shù)的發(fā)展，最新版1149.1標(biāo)準(zhǔn)將自身功能界定為以下三部分：
測試芯片之間的互連（PCB板上）；
測試芯片本身；
在芯片正常工作期間觀察或修改電路活動。
而本文所要介紹的1149.10的全稱是IEEE Standard for?High-Speed?Test Access Port and?On-Chip Distribution?Architecture。那么兩者有何不同呢？
從1149.1到1149.10
測試時間一直以來都是片上系統(tǒng)（system on a chip, SoC）的一個重要指標(biāo)。使用原有的IEEE 1149.1測試訪問端口(TAP)足以完成簡單的電路板互連測試，但隨著需要通過TAP進行的片上操作的增加，繼續(xù)使用IEEE 1149.1 TAP進行電路板測試和配置電路板上的FPGA（現(xiàn)場可編程邏輯門陣列，field programmable gate array）的效率變得很低。對于大型FPGA來說，這一配置過程往往需要數(shù)十分鐘。顯然，IEEE 1149.1 TAP對于量產(chǎn)SoC測試來說實在是太慢了。
另一個問題是引腳的限制。對于小型封裝(package)或裸片(die)，IEEE 1149.1 TAP在測試時需要的大量引腳并不總是能夠滿足。
那么1149.10是怎么做的呢？
【一個例子】
我們想在一個芯片上實現(xiàn)10 Gbit/s的數(shù)據(jù)傳輸速率，而每個接觸點(touch-down)的速率僅僅只有100 Mbit/s，那發(fā)送數(shù)據(jù)、接收數(shù)據(jù)就分別需要100個接觸點，從而組成100條滿足100 MHz時鐘速率的掃描鏈。此外，我們還需要TAP的TCK、TMS、TDI、TDO端口。這就是1149.1的方式。
IEEE標(biāo)準(zhǔn)1149.10-2017?提供的替代方案是，使用一個差分接收器和一個差分發(fā)射器構(gòu)成的高速IO接口（例如PCIe）提供相同的測試數(shù)據(jù)帶寬，也就是僅需要四個數(shù)據(jù)收發(fā)引腳和一個系統(tǒng)時鐘。
IEEE 1149.10架構(gòu)
IEEE 1149.10標(biāo)準(zhǔn)包含哪些內(nèi)容呢？
一個用于傳送測試數(shù)據(jù)的高速測試訪問端口(high speed test access port,?HSTAP)；
?一個用于描述測試有效載荷(test payload)的數(shù)據(jù)包(packet)格式；
一個用于轉(zhuǎn)換芯片上測試結(jié)構(gòu)的測試數(shù)據(jù)的分配架構(gòu)。(packet encoder/decoder and distribution architecture,?PEDDA)
下圖展示了HSTAP的daisy-chain連接方式，每個HSTAP都通過相應(yīng)的PEDDA訪問待測設(shè)備。
HSTAP電路是PEDDA的主要接口，它的作用是向PEDDA提供數(shù)據(jù)。
PADDA的作用是訪問片上掃描通道，其結(jié)構(gòu)包括一個HSTAP接口，一個掃描通道接口和一個可選的IEEE 1149.1 TAP接口。
在ATE機臺與HSTAP之間，數(shù)據(jù)以Packet的方式傳輸。1149.10中packet的一般格式為：
包起始控制符 (Start-of-Packet, SOP);
命令字節(jié)(Command, CMD);
命令專用數(shù)據(jù)(PAYLOAD);
32-bit循環(huán)冗余校驗(CRC32);
4個包終止(End-of-Packet , EOP)控制符。
IEEE 1149.10應(yīng)用
IEEE 1149.10標(biāo)準(zhǔn)引入了復(fù)用任務(wù)模式引腳的思想，通過使用HSTAP和PEDDA實現(xiàn)高帶寬測試(high-bandwidth test)，如3D chiplets的die間測試數(shù)據(jù)傳輸，或者服務(wù)于LPCT(Low Pin Count interface)等引腳資源有限的測試場景(low resource based test)。除此之外，1149.10提供了更短的測試和配置時間，放寬了對ATE引腳的要求，還有可能降低掃描時鐘速率和壓縮系數(shù)。IEEE 1149.10標(biāo)準(zhǔn)代表著芯片測試技術(shù)的未來，我們可以拭目以待。
