采樣率fs=5GHz，T=75°C，差分輸入輸出，單端輸入范圍0.25~0.75V，最大諧波為HD3，目標(biāo)值是HD3<-65dB。

采用tsmc28nm工藝，在ss工藝角下仿真，所有管子取最小長(zhǎng)度L=30n。電源電壓VDD=0.9V。

fft取256個(gè)點(diǎn)，仿真頻率取質(zhì)數(shù)7,61, 27，在保持周期的中央取點(diǎn)。

tran仿真未開(kāi)噪聲，時(shí)鐘周期是200ps，仿真maxStep選20ps。

采用理想時(shí)鐘，時(shí)鐘周期200ps(CLK)，上升/下降時(shí)間10ps，無(wú)反相延時(shí)。

?

1.???? 單管開(kāi)關(guān)電阻

可將電阻電容結(jié)構(gòu)看成一個(gè)RC低通濾波器，傳遞函數(shù)H(S)=，允許其引入的誤差為0.5dB，則有Ron=44.5Ω。

當(dāng)L=30n，W=8u時(shí)，Ron=37.89Ω(Vin=0.75V)

?

2.???? 單管采樣

在ADC中，當(dāng)信號(hào)輸入幅度最大(A=0.5)，信號(hào)頻率(fin=2.5G)最高時(shí)，輸出信號(hào)諧波失真最大。

信噪比表達(dá)式為，2表示差分結(jié)構(gòu)。假設(shè)量化噪聲很小，kT/C噪聲引起信號(hào)的衰減為1dB，即。

當(dāng)△=1mV，T=75°=348K，玻爾茲曼常數(shù)k=1.38*10-23。帶入可得C1=445fF≈500fF。

MOS管的開(kāi)關(guān)導(dǎo)通電阻Ron和C1構(gòu)成了低通濾波器，其傳遞函數(shù)的模值為，經(jīng)過(guò)這個(gè)RC網(wǎng)絡(luò)之后我們不妨假設(shè)信號(hào)已經(jīng)衰減了0.5dB，則有，其中頻率為2.5GHz，可得Ron=44.5Ω。

可知當(dāng)L=30n，W=8u時(shí)，Ron=38.13Ω。下面進(jìn)行仿真可得：

SINAD=87.40dB，THD=-87.40dB，HD3=-87.45dB(f=136.7M，M=7)

SINAD=52.67dB，THD=-52.67dB，HD3=-52.84dB(f=1.19G，M=61)

SINAD=42.58dB，THD=-42.58dB，HD3=-42.61dB(f=2.47G，M=127)

?

這也是符合輸入信號(hào)頻率越高，引起的失真越大，即HD3越大。這是由于體效應(yīng)的影響，只有增大W來(lái)減小Ron來(lái)提升非線性，一直增大到24u才滿足要求，結(jié)果如下：

SINAD=113.10dB，THD=-113.10dB，HD3=-113.20dB(f=136.7M，M=7)

SINAD=77.49dB，THD=-77.50dB，HD3=-77.50dB(f=1.19G，M=61)

SINAD=65.14dB，THD=-65.14dB，HD3=-65.20dB(f=1.19G，M=127)

?

3.???? ideal sample and hold

結(jié)果如下：

在fin=2.47G時(shí)，SINAD=63.15dB，THD=-69.03dB，HD3=-71.33dB(f=1.19G，M=127)，達(dá)到了設(shè)計(jì)指標(biāo)。

?

4.???? real sample and hold

注意為了防止PMOS管襯底PN結(jié)發(fā)生擊穿，應(yīng)當(dāng)將其Bulk端接到P端，M2和X節(jié)點(diǎn)處的電容形成了一個(gè)低通濾波器，會(huì)使輸入信號(hào)到達(dá)X出產(chǎn)生失真，且M2和M4的導(dǎo)通電阻決定了X點(diǎn)電壓上升的快慢。

因此我們估計(jì)CX=30fF，令，即，解得Ron=212Ω，結(jié)合前面的仿真可知W=3u，Ron=101Ω(留些余量)

SINDA與輸入頻率fin之間的關(guān)系如下所示，可以發(fā)現(xiàn)接近奈奎斯特頻率時(shí)，性能出現(xiàn)較大損失。

性能出現(xiàn)較大損失的原因是M2無(wú)法徹底關(guān)閉，使得X節(jié)點(diǎn)不能被M4拉倒地，下面提出改進(jìn)型。

解決問(wèn)題的關(guān)鍵是將M2與輸入端斷開(kāi)，如下所示。

M3的導(dǎo)通電阻英語(yǔ)M2相同，故選擇其W=3u，至于M6對(duì)速度的影響不是很大，令其W=1u，但值得注意的是X節(jié)點(diǎn)的寄生電容也同時(shí)增大了，輸入信號(hào)回路的時(shí)間常數(shù)幾乎增大了一倍，故將M2的W提升至6u。

仿真結(jié)果如下所示：

可以看出在輸入信號(hào)接近奈奎斯特頻率時(shí)，性能剛剛達(dá)到設(shè)計(jì)目標(biāo)。

?

5.???? 將VB換成實(shí)際電容

換成電容后，同樣需要一個(gè)PMOS管M5將其一段充電至VDD，至于M5的柵極控制信號(hào)，因?yàn)?/span>P的電壓VP最大可能到達(dá)1V+0.75V=1.75V，若M5柵極結(jié)CLK信號(hào)則M5無(wú)法在采樣狀態(tài)關(guān)斷，造成新能損失，故同樣將其柵極連接到X點(diǎn)即自舉到VDD+Vin。M5的n-well也到接到P點(diǎn)，防止正向PN結(jié)導(dǎo)通。

為了減少在采樣狀態(tài)CB和X節(jié)點(diǎn)寄生電容的電荷分享效應(yīng)對(duì)P的電壓的影響，CB要盡可能大，我們首先選擇CB=500fF試試看。M5和M6的大小決定了CB充電速度的快慢。他們與CB構(gòu)成的時(shí)間常數(shù)必須小于時(shí)鐘周期的一半。TCK/2=100ps，CB=500pf，則要求M5和M6的導(dǎo)通電阻小于200Ω。結(jié)合之前的仿真結(jié)果，選擇其W=2u。

在fin=2.47G下仿真結(jié)果如下所示。

可以看出HD3=61.83Ω，猜測(cè)是M5和M6的回路的時(shí)間常數(shù)還是不達(dá)到要求，增大其W至3u。

M5和M6的W至3u，仿真結(jié)果如下所示。

可以看到性能有改善，但還是達(dá)不到要求，猜測(cè)是其W還不夠大，此外M4導(dǎo)通電阻決定了M1和M3的關(guān)斷速度，增大其W至5u。仿真結(jié)果如下所示，終于達(dá)到了設(shè)計(jì)指標(biāo)。

?

6.???? 最終電路

現(xiàn)在有幾個(gè)問(wèn)題，其一是有些管子的柵源電壓或者漏源電壓遠(yuǎn)高于VDD，可能會(huì)造成MOS擊穿或者影響其使用壽命。例如M4在打開(kāi)是的漏源電壓和M2在打開(kāi)的時(shí)的柵源電壓。

M4的解決辦法是加上一個(gè)Cascode管來(lái)分壓，保證VDS4<VDD，且M8自身的VDS最大值為1.75-(VDD-VTH)≈1.05V，因?yàn)樵摶芈飞隙嗔穗娮?，幾乎時(shí)間常數(shù)擴(kuò)大了一倍，故將將M8和M4的W同樣增大為10u。

M2唯一的解決辦法是讓其柵極在采樣模式下跟隨Vin變化，在保持狀態(tài)下接到VDD。為此增加了Ma和Mb兩個(gè)管子。值得注意的是當(dāng)輸入信號(hào)Vin較大時(shí)Ma的VGS可能較小，使其導(dǎo)通電阻變大影響性能，故增加Mc來(lái)幫助傳輸輸入信號(hào)。先暫定Ma的W為0.5u，Mb的W為2u，Mc尺寸與M3一致為3u。

最后的電路結(jié)構(gòu)如下所示。

性能下降這么多的原因是因?yàn)橐?jīng)過(guò)Mb才能將M2關(guān)斷，故將Mb提升至6u仿真結(jié)果如下，接近設(shè)計(jì)目標(biāo)。

故繼續(xù)將Ma的尺寸提升至2u，M1的尺寸提升至28u，仿真結(jié)果如下：

最終尺寸如下所示，W1=28u，W2=6u，W3=3u，W4=W8=10u，M5=M6=5u，WMa=2u，WMb=6u，WMc=3u，CB=500fF，CL=500fF。

?