?
【2019版】3.3.3 存儲器基本概念 P62 - 00:12
?
?
【2019版】3.1-3.2 主存簡單模型和尋址概念 P59 - 07:35
?
存儲元->存儲單元->存儲體
?
【2019版】3.1-3.2 主存簡單模型和尋址概念 P59 - 09:06
?
字節(jié):Byte
1Byte=8bit
?
【2019版】3.1-3.2 主存簡單模型和尋址概念 P59 - 13:00
?
片選線:高電平有效,低電平有效,確定那個存儲芯片被選中(作用:開關(guān))
?
【2019版】3.1-3.2 主存簡單模型和尋址概念 P59 - 14:08
?
存儲器芯片結(jié)構(gòu)
?
【2019版】3.1-3.2 主存簡單模型和尋址概念 P59 - 19:20
?
數(shù)據(jù)線數(shù)和地址線數(shù)共同反映存儲芯片容量大小
如:地址線10根,數(shù)據(jù)線8根,則芯片容量=2^10*8=8k位(bit)
?
【2019版】3.3.1 半導(dǎo)體存儲器RAM P60 - 07:48
?
RAM:隨機存取存儲器,特點:斷電丟失信息
SRAM:靜態(tài)隨機存取存儲器
常用作高速緩存
DRAM:動態(tài)隨機存取存儲器
常用作主存
DRAM的刷新:集中刷新,分散刷新,異步刷新
?
【2019版】3.3.2 半導(dǎo)體存儲器ROM P61 - 06:44
?
ROM:只讀存儲器(斷電不丟失)
主存容量擴展
位擴展:
字?jǐn)U展:
譯碼器
作用:將主存的n條數(shù)據(jù)線轉(zhuǎn)變?yōu)槟芸刂?^n個芯片
?
【2019版】3.4.1 主存與CPU的連接 P63 - 17:30
?
?
【2019版】3.4.1 主存與CPU的連接 P63 - 19:49
?
字位同時擴展
?
【2019版】3.4.1 主存與CPU的連接 P63 - 25:16
?
?
【2019版】3.4.2 主存與CPU的連接-例題 P64 - 00:09
?
英文字母加上面一條橫線,意思是低電平有效
系統(tǒng)程序區(qū)用ROM,用戶程序區(qū)用RAM
圖中8根數(shù)據(jù)線表示用8位
現(xiàn)在所求的是地址線
?
【2019版】3.4.2 主存與CPU的連接-例題 P64 - 06:44
?
如題給出地址,則先用大減小,將所得結(jié)果轉(zhuǎn)化為二進制,目的是求出地址線根數(shù)
?
【2019版】3.4.2 主存與CPU的連接-例題 P64 - 08:36
?
做題技巧
- 確認(rèn)數(shù)據(jù)線,地址線(幾根數(shù)據(jù)線就需要幾位,先求地址線)
- 分析地址空間
- 選擇存儲芯片
?
【2019版】3.6.1 局部性原理及性能分析 P66 - 13:21
?
主存系統(tǒng)平均訪問時間:
注:命中率為CPU訪問的信息在catch中的比率
Ta=命中率*訪問catch的時間+(1-命中率)*訪問主存的時間
?
【2019版】3.6.1 局部性原理及性能分析 P66 - 16:50
?
?
【2019版】3.6.1 局部性原理及性能分析 P66 - 18:13
?
?
【2019版】3.6.2 Cache-地址映射 P67 - 07:45
?
主存放到Catch中的哪個位置:
空位隨意放:全相聯(lián)映射
對號入座:直接映射
分組,組內(nèi)隨意放:組相聯(lián)映射
?
【2019版】3.6.4 Cache例題替換版 P69 - 06:34
?
替換算法
全相聯(lián)映射:
主存字塊標(biāo)記=主存地址空間大小-每個Catch塊大小
每次Catch調(diào)用一個Catch塊的數(shù)據(jù),如:0000~1111占一個Catch塊
?
【2019版】3.6.4 Cache例題替換版 P69 - 13:17
?
直接映射:
相比于全相聯(lián)映射多了個Catch字塊地址,在進行Catch調(diào)用時,判斷是否命中需要比較主存字塊標(biāo)記和Catch字塊地址,如Catch字塊地址相同,主存字塊標(biāo)記不同,則直接替換Catch里相對應(yīng)的位置
組相聯(lián)映射:
?
【2019版】3.6.4 Cache例題替換版 P69 - 20:39
?
?
【2019版】3.6.4 Cache例題替換版 P69 - 29:54
?
指令系統(tǒng)
?
【2019版】4.1 指令格式 P71 - 13:25
?
?
【2019版】4.1 指令格式 P71 - 18:23
?
擴展操作碼
當(dāng)為1111時,三地址擴展為2地址
?
【2019版】4.2.1 指令尋址 P72 - 08:29
?
機器字長:CPU一次能處理的二進制數(shù)據(jù)的位數(shù)
指令字長:一個指令字中包含的二進制代碼的位數(shù)
存儲字長:一個存儲單元存儲二進制代碼的長度
?
【2019版】4.2.2 數(shù)據(jù)尋址1 P73 - 06:42
?
?
【2019版】4.2.1 指令尋址 P72 - 13:45
?
指令尋址:下一條指令的指令地址
數(shù)據(jù)尋址:確定本條指令的操作數(shù)地址
?
【2019版】4.2.2 數(shù)據(jù)尋址1 P73 - 08:17
?
立即尋址:形式地址為操作數(shù)本身,又稱為立即數(shù),一般采用補碼的形式,共訪存一次
?
【2019版】4.2.2 數(shù)據(jù)尋址1 P73 - 11:08
?
直接尋址:指令字中的形式地址就是操作數(shù)的真實地址,即:EA=A
共訪存兩次
?
【2019版】4.2.2 數(shù)據(jù)尋址1 P73 - 13:27
?
間接尋址:指令字給出的是操作數(shù)地址的地址
即EA=(A)
共訪存三次
?
【2019版】4.2.2 數(shù)據(jù)尋址1 P73 - 18:38
?
寄存器尋址:在指令字中直接給出操作數(shù)的寄存器編號
?
【2019版】4.2.2 數(shù)據(jù)尋址1 P73 - 26:37
?
?
【2019版】4.2.3 數(shù)據(jù)尋址2——偏移尋址 P74 - 01:26
?
基址尋址:將cpu中的基址寄存器(BR)的內(nèi)容加上指令格式中的形式地址A,而形成操作數(shù)的有效地址,即EA=(BR)+A
特點:面向操作系統(tǒng)
?
【2019版】4.2.3 數(shù)據(jù)尋址2——偏移尋址 P74 - 11:44
?
變址尋址:有效地址EA等于指令字中的形式地址A與變址寄存器IX的內(nèi)容相加之和,即EA=(IX)+A,其中IX為變址寄存器(專用),也可用通用寄存器作為變址寄存器
特點:面向用戶
?
【2019版】4.2.3 數(shù)據(jù)尋址2——偏移尋址 P74 - 21:18
?
相對尋址:把程序計數(shù)器PC的內(nèi)容加上指令格式中的形式地址A而形成操作數(shù)的有效地址,即:
EA=(PC)+A,其中A是相對于當(dāng)前指令地址的位移量,可正可負(fù),補碼表示
?
【2019版】4.2.3 數(shù)據(jù)尋址2——偏移尋址 P74 - 31:13
?
?
【2019版】4.2.4 數(shù)據(jù)尋址3——堆棧尋址 P75 - 01:22
?
堆棧尋址:操作數(shù)存放在堆棧中,隱含使用堆棧指針作為操作數(shù)地址
特點:后進先出
?
【2019版】4.3 CISC和RISC替換版 P76 - 05:55
?
?
【2019版】5.1 CPU的功能和基本結(jié)構(gòu) P77 - 00:44
?
?
【2019版】5.1 CPU的功能和基本結(jié)構(gòu) P77 - 03:02
?
?
【2019版】5.1 CPU的功能和基本結(jié)構(gòu) P77 - 05:02
?
?
【2019版】5.1 CPU的功能和基本結(jié)構(gòu) P77 - 18:53
?
?
【2019版】5.2 指令周期的數(shù)據(jù)流 P78 - 02:06
?
指令周期:CPU從主存中每取出并執(zhí)行一條指令所需的全部時間
?
【2019版】5.2 指令周期的數(shù)據(jù)流 P78 - 03:45
?
?
【2019版】5.2 指令周期的數(shù)據(jù)流 P78 - 24:33
?
單指令周期
多指令周期
流水線方案
?
【2019版】5.3.1 數(shù)據(jù)通路1——CP... P79 - 18:58
?
?
【2019版】5.3.2 數(shù)據(jù)通路2——專用數(shù)據(jù)通路 P80 - 04:45
?
?
【2019版】5.4.2 控制器2——微程序 P82 - 21:41
?
直接編碼
字段直接編碼
?
【2019版】5.4.2 控制器2——微程序 P82 - 24:38
?
(了解)字段間接編碼(隱式編碼)
?
【2019版】5.4.2 控制器2——微程序 P82 - 34:36
?
微命令是微操作的控制信號
微操作是微命令的執(zhí)行過程
微指令是微命令的集合
微周期是控制存儲器中取出一條偽指令并執(zhí)行所需的時間
?
【2019版】5.5.1 指令流水線的概... P83 - 07:18
?
指令流水
總線
特點:分時,共享
數(shù)據(jù)總線(DB)
地址總線(AB)
控制總線(CB)
按總線功能分:
片內(nèi)總線:CPU芯片內(nèi)部寄存器與寄存器之間,寄存器與ALU之間的公共連接線
系統(tǒng)總線:DB,AB,CB
通信總線(外部總線)
?
【2019版】7.4.1 程序查詢方式 P94 - 00:36
?
?
【2019版】7.4.1 程序查詢方式 P94 - 01:34
?
程序中斷機制
?
【2019版】7.4.2 中斷系統(tǒng) P95 - 11:59
?
?
【2019版】7.4.2 中斷系統(tǒng) P95 - 33:23
?
?
【2019版】7.4.2 中斷系統(tǒng) P95 - 42:30
?
?
【2019版】7.4.3 程序中斷方式 P96 - 00:31
?
程序中斷作用
DMA控制
標(biāo)簽：
