一般電容的阻抗會隨著頻率的增加降低，但是電容一般都會有串聯(lián)電感和并聯(lián)電感，所以會有一個諧振點(diǎn)，在諧振之后，其阻抗會隨著頻率上升，但是電源層/接地層之間在高頻時候可以實(shí)現(xiàn)一個低阻抗的分布電容。 電源層和接地層不僅要相鄰放置，而且要盡可能減小它們之間的距離，當(dāng)他們之間的距離減小的時候，它們之間的互感就會增加，它們之間形成的分布電容的效果才會被體現(xiàn)出來，在實(shí)際的堆疊中，盡可能地將接地層和電源層的距離設(shè)計低于1毫米，有時甚至?xí)?.07毫米，0.05毫米。

如何設(shè)計電源層/接地層對來實(shí)現(xiàn)去耦的目的，其設(shè)計原則就是盡可能降低連接電感。電源的銅箔不要超過接地的銅箔。

電源層和接地層之間通過介電材料也會形成一個空腔，所以也會有諧振的問題，按照以上方法設(shè)計，能夠提高諧振頻率，將諧振頻率推高到EMC關(guān)心的頻率之外。但是要注意電容之間的距離需要小于最高頻率信號波長的4分之一.減小電源銅箔的面積（比如大電源銅箔分割成小的電源銅箔），也可以把諧振頻率提高；但這個與我們說要使用大面積的電源鋪銅（高去耦電容）是矛盾的，所以要有一個選擇。

第二個圖上， 雖然兩邊芯片使用的電壓都是相同的，但是我們并沒有使用一個大面積的鋪銅，而是將他們一分為二，提高了諧振頻率。FB24和FB25是兩個磁珠，分別引到了兩個芯片的供電電源上，分割不同區(qū)域之間的噪聲干擾。