全閃速轉(zhuǎn)換器(FULL-FLASH CONVERTERS)
Intro
當(dāng)轉(zhuǎn)換器只使用一個(gè)時(shí)鐘周期便可完成數(shù)據(jù)轉(zhuǎn)換時(shí)，該結(jié)構(gòu)成為全閃速ADC。
實(shí)現(xiàn)這一操作的一個(gè)直接方式是把輸入信號(hào)與量化區(qū)間的所有跳變點(diǎn)(transition points)的值進(jìn)行比較，將比較結(jié)果的信息以數(shù)字碼的方式輸出。
電路原理
全閃速轉(zhuǎn)換器的一個(gè)最為典型的實(shí)現(xiàn)方式如下圖所示。
顯然，所有的比較器均并行工作，并僅僅在一個(gè)時(shí)鐘周期內(nèi)迅速獲得結(jié)果。
實(shí)際問題與限制
分壓器節(jié)點(diǎn)電壓的恢復(fù)
產(chǎn)生原因與影響
比較器內(nèi)由于涉及失調(diào)矯正技術(shù)，故通常被認(rèn)為是時(shí)變負(fù)載，分壓器必須對(duì)比較器的變化負(fù)載做出反應(yīng)，導(dǎo)致分壓器節(jié)點(diǎn)的電壓要經(jīng)歷一個(gè)瞬態(tài)過程，才能恢復(fù)到理想值與輸入信號(hào)進(jìn)行比較，這個(gè)瞬態(tài)過程導(dǎo)致電路的工作速度受到限制(太快會(huì)導(dǎo)致誤碼)。
解決方法
最直接的方法就是加快節(jié)點(diǎn)信號(hào)的恢復(fù)速度，由于負(fù)載一般不容易被控制，這就對(duì)分壓器的電阻阻值的選擇做出了要求。在高分辨率高速的應(yīng)用中，為了提高節(jié)點(diǎn)的恢復(fù)速度，**往往傾向于降低分壓器的電阻阻值**，但考慮到電阻阻值降低會(huì)降低匹配度和提高版圖面積，同時(shí)對(duì)[[數(shù)據(jù)轉(zhuǎn)換器中的基準(zhǔn)（Reference）|參考電壓電路]]的輸出阻抗提出了要求，在不改變其他電路模塊性能的前提下，一般通過**模擬仿真**來決定最優(yōu)的電阻值的選取。
實(shí)際上，當(dāng)采用非常低的單位電阻構(gòu)建開爾文分壓器時(shí)（高速情況下不可避免），分壓器的低電阻會(huì)要求參考電壓電路在直流到采樣頻率的頻率范圍內(nèi)均具有非常低的輸出阻抗。從[[數(shù)據(jù)轉(zhuǎn)換器中的基準(zhǔn)（Reference）]]可以看到，一般有外部基準(zhǔn)和內(nèi)部基準(zhǔn)兩種實(shí)現(xiàn)方式：
當(dāng)使用外部基準(zhǔn)時(shí)，必須要有可靠的片上濾波器，能夠?qū)︽I合線電感引起的任何振鈴現(xiàn)象進(jìn)行衰減。
當(dāng)使用片上的基準(zhǔn)時(shí)，需要一個(gè)非常低阻抗的緩沖器。
以上兩種方式都適合中等速度和中等性能的轉(zhuǎn)換器。
經(jīng)驗(yàn)結(jié)論：在轉(zhuǎn)換速度為$100MS/s$范圍，分辨率超過8位的條件下，精確且穩(wěn)定的參考電壓成了關(guān)鍵的設(shè)計(jì)問題。
比較器的失調(diào)電壓
產(chǎn)生原因與影響
比較器電路器件的失配（主要是尺寸失配和閾值失配）會(huì)導(dǎo)致失調(diào)現(xiàn)象的產(chǎn)生，一般將比較器的等效失調(diào)電壓添加到差分輸入端（等效輸入失調(diào)電壓），這改變了比較器的跳變閾值。
CMOS差分對(duì)的失調(diào)電壓：
BJT差分對(duì)的失調(diào)電壓：
一般來說，BJT的失調(diào)較CMOS電路來說更小。CMOS的失調(diào)一般在幾個(gè)mV，而BJT的失調(diào)一般在零點(diǎn)幾個(gè)mV。
解決方法
一般采用auto-zero技術(shù)和chopping技術(shù)消除CMOS電路的失調(diào)。
電路的復(fù)雜度
產(chǎn)生原因與影響
另一個(gè)決定最大分辨率的實(shí)際限制是，電路的復(fù)雜度隨著位數(shù)的提高而指數(shù)提高，每增加一位，芯片的面積和功耗均增加到2倍。（后者的影響更大）
預(yù)放大器的動(dòng)態(tài)增益
產(chǎn)生原因與影響
比較器的有效性問題來源于比較器本身存在的亞穩(wěn)態(tài)現(xiàn)象，為了在保持亞穩(wěn)態(tài)的誤差概率不變的前提下能提高電路的工作速度或者是位數(shù)（精度），則要求增大預(yù)放大器的動(dòng)態(tài)增益。
一般將動(dòng)態(tài)增益定義為預(yù)放大階段結(jié)束時(shí)，所得到的電壓與輸入電壓的比率。
假設(shè)預(yù)放大的周期為，可以給出預(yù)放大器的動(dòng)態(tài)增益為：
其中，是預(yù)放大器輸出端的寄生電容，而
是運(yùn)放的跨導(dǎo)。
以上的公式推導(dǎo)并沒有太直觀，實(shí)際上，預(yù)放大器的輸入輸出端信號(hào)在時(shí)間非常短的情況下，滿足以下關(guān)系(時(shí)間非常短的前提下，輸出電阻的分流可以忽略不計(jì))：
即：
由于位數(shù)的提高對(duì)應(yīng)需要更高的動(dòng)態(tài)增益，而增益的提高與時(shí)鐘頻率成反比，那么高精度和高速度的要求都直接導(dǎo)致了更大的。從該表達(dá)式可以看出，精度或者速度每提高一倍，要求功耗增加4倍（因?yàn)榭鐚?dǎo)和電流是根號(hào)關(guān)系）。
采樣保持電路的電容負(fù)載
產(chǎn)生原因與影響
這是由于比較器的寄生電容導(dǎo)致的，其值等于一個(gè)比較器的輸入端寄生電容乘以比較器的數(shù)量，所以其大小直接與比較器的數(shù)量成正比。過大的負(fù)載電容可能導(dǎo)致采樣保持電路的建立時(shí)間較長(zhǎng)，從而降低了電路的速度。
除此之外，還必須考慮采樣保持電路必須對(duì)各比較器輸入端電容的充放電電流，這可能會(huì)導(dǎo)致非常大的電流脈沖。
結(jié)論
從以上實(shí)際問題與限制來看，雖然對(duì)于速度非常高的要求，全閃速轉(zhuǎn)換器顯然是最佳的結(jié)構(gòu)，但分辨率不能非常高，因?yàn)樵S多限制會(huì)導(dǎo)致其實(shí)現(xiàn)不切合實(shí)際，而且顯然，以上提到的所有問題幾乎均來自數(shù)量龐大的比較器。
?經(jīng)驗(yàn)結(jié)論：目前設(shè)計(jì)8位、速度高于（或者6位，速度超過
，從這里可以看到換算規(guī)則）的全閃速ADC是不切實(shí)際的。
