e小白網(wǎng)址：www.e-xiaobai.com

存儲器是一種由半導(dǎo)體技術(shù)制造而成，用來存儲數(shù)據(jù)的電子設(shè)備。存儲器的數(shù)據(jù)以二進(jìn)制的方式存儲，每一個存儲單元稱為記憶元。它是在計(jì)算機(jī)或者電子行業(yè)中經(jīng)常使用的一種存儲載體，以其工作方式和工作原理的差異，可以分為以下幾種，如下圖所示。

存儲器主要可以分為兩大類：Random Access Memory與Read-Only Memory，簡稱RAM與ROM。RAM，稱做隨機(jī)存儲器，斷電后數(shù)據(jù)丟失，但是存取速度很快，所以適合臨時存儲CPU的運(yùn)行數(shù)據(jù)。ROM為只讀存儲器，斷電后數(shù)據(jù)不會丟失，但是存取速度較慢。

RAM根據(jù)其功能可分為Dynamic RAM 與Static RAM，簡稱DRAM與SRAM，稱為動態(tài)隨機(jī)存儲器與靜態(tài)隨機(jī)存儲器。靜態(tài)存儲不需刷新，但電路結(jié)構(gòu)復(fù)雜且容量小，無法滿足大存儲容量的要求，因而在內(nèi)存的使用中逐漸被DRAM 代替。隨后又出現(xiàn)了Synchronous DRAM，簡稱SDRAM，它是具有一個同步接口的 DRAM，同步指的是SDRAM的時鐘頻率與處理器總線系統(tǒng)的運(yùn)行頻率同步，這樣的好處是：當(dāng)處理器訪問一個存儲陣列的同時，另一個陣列已做好讀寫準(zhǔn)備，顯著提高了系統(tǒng)的讀寫效率。

隨著移動設(shè)備的普及，在相同容量相同速度的前提下如何實(shí)現(xiàn)更低功耗成為大家關(guān)注的重點(diǎn)，JEDEC組織在DDR的基礎(chǔ)上，制定了LPDDR SDRAM規(guī)范以追求更低的功耗和更高的性能。

1.存儲器封裝技術(shù)

SDRAM產(chǎn)業(yè)標(biāo)準(zhǔn)組織定義了兩種不同形式的DRAM封裝，一種是 TSOP (Thin Small Outline Package)，薄型小尺寸封裝，另一種是BGA(Ball Grid Array)，球型柵陣列式封裝。TSOP技術(shù)成本低廉，應(yīng)用廣泛；BGA技術(shù)則多用于更加微型化的特定應(yīng)用中。

在使用由TSOP技術(shù)封裝的內(nèi)存的過程中發(fā)現(xiàn)，當(dāng)頻率達(dá)到150MHz以上，信號容易產(chǎn)生不可忽略的電磁與信號干擾。這與封裝時將SDRAM芯片通過其引腳焊接于PCB板之上，從而PCB板通過較小的焊接面積與引腳接觸，使兩者之間傳熱困難有關(guān)。與TSOP封裝相比，BGA特殊的封裝方式使得引腳間距減小，從而能進(jìn)行更好的散熱。同時，BGA使用特殊的塌陷可控的焊接方法，從而可以改善它的電熱性能；重量與薄厚程度與之前相比，都有所改善。

對于要求更低功耗的移動設(shè)備來說，將采用BGA形式將芯片與內(nèi)存以SIP方式進(jìn)行封裝。SIP (System In a Package)，稱為系統(tǒng)級封裝，形式如下圖所示。SIP將基帶芯片、存儲器以及模擬器件，以成排或疊加的封裝方式集成于一個封裝體內(nèi)，從而在實(shí)現(xiàn)完整功能的同時，提升了面積利用率。

SIP技術(shù)是從封裝的角度出發(fā)，提出的一種新型集成技術(shù)。它可以兼容不同制造技術(shù)的芯片，包括有源或者無源器件，并將它們聯(lián)合裝載于高性能基板之上，實(shí)現(xiàn)系統(tǒng)集成級的封裝，運(yùn)用物理焊接及其他連接方式，使各部分聯(lián)合運(yùn)作實(shí)現(xiàn)新的功能，大大提高了集成度。

2.LPDDR發(fā)展過程

LPDDR是低功耗雙倍數(shù)據(jù)率同步動態(tài)存儲器的簡稱，屬于DDR SDRAM(Double Data Rate SDRAM，雙倍速率同步動態(tài)隨機(jī)存儲器)的一個分支，是由美國JEDEC(Joint Electron Device Engineering Council)，中文名為固態(tài)技術(shù)協(xié)會，針對便攜式電子終端制定的低功耗內(nèi)存的通信標(biāo)準(zhǔn)。它以體積小、功耗低著稱。細(xì)數(shù)LPDDR系列的發(fā)展，可以將其簡單地分為五代產(chǎn)品：LPDDR、LPDDR2、LPDDR3、LPDDR4(包含LPDDR4X)以及LPDDR5。下圖顯示了LPDDR系列存儲器的發(fā)展時間線以及各代存儲器的主要技術(shù)指標(biāo)。

3.LPDDR4介紹

根據(jù)LPDDR4的JEDEC標(biāo)準(zhǔn)規(guī)范中，其最高理論速率可達(dá)4266MHz，目前實(shí)際應(yīng)用產(chǎn)品中的LPDDR4內(nèi)存工作頻率為3200MHz，比 LPDRR3快了一倍。為了達(dá)到如此高的頻率，LPDDR4的架構(gòu)進(jìn)行了重新設(shè)計(jì)，如下圖所示，從單通道Die、每通道16-bit進(jìn)化到了雙通道Die、每通道16-bit，也就是總的位寬翻番為32-bit。

雙通道設(shè)計(jì)大大減少了數(shù)據(jù)信號從內(nèi)存陣列到IO接口的傳輸距離，直接降低了功耗。LPDDR4與以往的LPDDR3相比較而言，其內(nèi)部供電電壓變得更低為1.1V，而LPDDR3的內(nèi)部供電電壓為1.2V。LPDDR3只是在 LPDDR2基礎(chǔ)上的改進(jìn)，LPDDR4的架構(gòu)則發(fā)生了徹底改變，其與LPDDR3對比如下表所示。