核心基類

testbench中所有的基類都繼承于uvm_component，都具有該類的特征。每個(gè)派生于uvm_component或其派生下的類在其new函數(shù)中要指明兩個(gè)參數(shù)：name和parent

每個(gè)派生于該類或其派生下的類出來(lái)的類均是有生命周期的，例如uvm_sequence_item即是uvm_object派生出來(lái)的。

uvm_test

所有的testcase都繼承于該類

uvm_component

uvm_object

域的自動(dòng)化

使得用戶在注冊(cè)UVM類的同時(shí)也可以聲明今后會(huì)參與到對(duì)象的復(fù)制、克隆、打印等操作的成員變量，省去了一大筆編碼的時(shí)間

4. phase機(jī)制

phase存在于每一個(gè)UVM的組件中，它們由一定執(zhí)行順序的任務(wù)或者函數(shù)組成。UVM也由phase來(lái)管理驗(yàn)證平臺(tái)的運(yùn)行，這些phase均以xxx_phase來(lái)命名，且都有一個(gè)類型為uvm_phase、名字為phase的參數(shù)。

執(zhí)行順序

一個(gè)驗(yàn)證平臺(tái)可能會(huì)存在多個(gè)xxx_phase，需要根據(jù)具體情況對(duì)它們進(jìn)行重載。執(zhí)行順序則根據(jù)UVM構(gòu)建的樹(shù)形結(jié)構(gòu)從樹(shù)根到樹(shù)葉依次執(zhí)行，例如先執(zhí)行env中的phase，后執(zhí)行driver中的。具體執(zhí)行順序可參照下圖：