芯片設計流程和工具-1.綜合synthesis
總結(jié)：從RTL代碼生成描述實際電路的門級網(wǎng)表文件
可以分為電路綜合，邏輯綜合和行為綜合?
電路綜合將電路的邏輯描述翻譯為滿足性能要求的晶體管網(wǎng)格，包括電路類型和三級管大小等，主要用單元庫元器件進行設計
邏輯綜合產(chǎn)生邏輯電路的結(jié)構(gòu)，RTL代碼由此發(fā)展，根據(jù)用戶設置的速度、面積、功耗等約束條件，邏輯綜合工具采取一系列優(yōu)化步驟來滿足需求，邏輯綜合有兩個過程
（1）與工藝無關的優(yōu)化階段
（2）映射階段：將第一階段與工藝無關的邏輯描述翻譯為門級電路
行為綜合根據(jù)給定任務的行為級描述以及性能、功耗和面積等約束條件產(chǎn)生電路結(jié)構(gòu)，包括確定那些硬件資源
邏輯綜合常用的工具：synopsys的design compiler Cadence的BulidGates
標簽：
