PA輸入端匹配的作用：

?

1.頻率誤差／相位誤差／EVM／調(diào)制頻譜--->減少反射，避免VCO pulling

?

2.傳導(dǎo)雜散 --->設(shè)計(jì)低通濾波器，減少諧波

?

3.ACLR/開(kāi)關(guān)頻譜 --->提升DA線性度；

?

第一：

?

高通收發(fā)器一向是零中頻架構(gòu)，亦即RF頻率等同于VCO頻率，若這部分的匹配沒(méi)調(diào)校好，會(huì)因反射而干擾VCO，產(chǎn)生VCO Pulling，導(dǎo)致調(diào)變精確度下降，如下圖：

調(diào)變精確度下降，那就是頻率誤差/相位誤差/EVM/調(diào)制頻譜有可能Fail；這時(shí)就要Finetune PA輸入端的Matching；使其接近50歐姆，減少反射；

?

而PA輸入端的匹配電路，其擺放位置需依據(jù)平臺(tái)而定，例如MTK的MT6252需要靠近收發(fā)器，而高通的WTR1605L，則需靠近PA；

?

有時(shí)會(huì)遇到的問(wèn)題是，將PA輸入端的SAW Filter拔掉，其相位誤差與EVM會(huì)變差，此時(shí)可能有人會(huì)認(rèn)為是SAW Filter的關(guān)系，但這是個(gè)誤解，因?yàn)橄辔徽`差與EVM，都是帶內(nèi)噪聲；

?

而SAW Filter是用來(lái)抑制帶外噪聲，換言之，SAW Filter無(wú)法改善相位誤差與EVM，相反地，若SAW Filter的Group Delay過(guò)大，會(huì)導(dǎo)致信號(hào)有所失真，進(jìn)而劣化EVM。

?

因此合理的解釋便是VCO Pulling，當(dāng)PA輸入端放SAW Filter，此時(shí)收發(fā)器看出去的S11很好，不會(huì)有信號(hào)反射；

??

但是當(dāng)PA輸入端的SAW Filter拔掉時(shí)，其發(fā)射信號(hào)由于Layout走線阻抗關(guān)系，導(dǎo)致收發(fā)器看出去的S11不好，信號(hào)反射打到VCO，使其調(diào)變精確度下降，其相位誤差與EVM變差；故此時(shí)應(yīng)針對(duì)PA輸入端的Matching再作微調(diào)，以減少反射。

??

第二：

?

當(dāng)RF信號(hào)的諧波過(guò)大時(shí)，可在PA輸入端，設(shè)計(jì)LC低通濾波器，先抑制PA輸入端的諧波，避免因PA的非線性效應(yīng)，而使其更加惡化；

??

?特別注意：不可將LC低通濾波器設(shè)計(jì)在PA的輸出端，因?yàn)闀?huì)動(dòng)到Load-pull；

??

由上圖可知，不同的Load-pull會(huì)有不同的諧波值，第二象限是高諧波區(qū)，若該LC低通濾波器，使Load-pull跑到第二象限，進(jìn)而導(dǎo)致諧波值變大，那么該濾波器抑制諧波的能力，便大打折扣。

??

如上圖，假設(shè)該濾波器，其諧波的Insertion Loss為10 dB，但因更動(dòng)了Load-pull，使其諧波增加了10 dB，那么最終諧波會(huì)因其抵消結(jié)果，而并未所有抑制，故若將LC低通濾波器，設(shè)計(jì)在PA輸出端，那么該濾波器抑制諧波的能力，便大打折扣，即便最終諧波仍獲得改善，也會(huì)因Load-pull更動(dòng)，而導(dǎo)致其他發(fā)射端的性能都劣化

?

第三：

?

PA的輸入端，其實(shí)也是DA（Driver Amplifier）的load-pull：

?因此這部分的匹配若沒(méi)調(diào)校好，會(huì)使DA的線性度不夠，導(dǎo)致在PA輸入端，開(kāi)關(guān)頻譜已偏高的情況發(fā)生，再加上PA是主要的非線性貢獻(xiàn)者，如此便會(huì)導(dǎo)致PA輸出端的開(kāi)關(guān)頻譜更差。

??

?

當(dāng)然WCDMA的ACLR ??也是一樣道理??因此PA輸入端的ACLR不能太差，否則PA輸出端的ACLR，肯定只會(huì)更差，一線品牌大廠，其正負(fù)5MHz的ACLR，都要求至少-40 dBc，所以PA輸入端正負(fù)5MHz的ACLR ?至少要 -50 dBc。

?EVM也是??由下圖可知，當(dāng)PA輸入端的Matching調(diào)校為較收斂的狀況時(shí)，其EVM也跟著改善。

??

?

由于PA的輸入功率范圍一向很廣，以RFMD的RF3225為例，其輸入功率范圍為0 dBm ~ 6 dBm，這表示收發(fā)器的輸出功率，即便扣掉Mismatch Loss與Insertion Loss，仍符合PA的輸入功率范圍，因此一般而言，較少調(diào)校此處的匹配。

PA輸入端的Matching ??多半都是Debug用的? ?因此會(huì)問(wèn)這問(wèn)題通常都是考慮說(shuō)? ?能否把PA輸入端Matching拿掉??以節(jié)省空間由以上可以看出??若PA輸入端走線阻抗控制做得夠好??有收斂在50奧姆附近理論上拿掉??是不至于出太大問(wèn)題? ??當(dāng)然? PA輸入端Matching拿掉??就無(wú)法兜低通濾波器??來(lái)解傳導(dǎo)雜散不過(guò)若是高通平臺(tái)? ?還可以靠調(diào)NV的方式來(lái)解。

??這三條曲線? ?對(duì)于諧波以及開(kāi)關(guān)頻譜? ?都會(huì)有影響建議PA_Enable比V_ramp早開(kāi)啟? ? 而且最好能早一段時(shí)間而Ant_sel可以比PA_en早開(kāi)啟? ? 也可以比PA_en晚開(kāi)啟看怎樣的NV值? ?其諧波以及開(kāi)關(guān)頻譜會(huì)最低前面提到? ?若PA輸入端走線阻抗控制做得夠好??有收斂在50奧姆附近理論上其PA輸入端的Matching可拿掉??而若PA沒(méi)有內(nèi)建DC Block??則PA輸入端需擺放串聯(lián)電容重點(diǎn)來(lái)了? ?串聯(lián)電容會(huì)使阻抗有所偏移，破壞原本已經(jīng)控制好的阻抗該如何處理呢 ?

??上式是容抗的公式，由上式可知，當(dāng)電容值極大時(shí)，其阻抗會(huì)近乎于零。而作阻抗匹配前，要先將落地組件拔除，且串聯(lián)零奧姆電阻，來(lái)得知走線的原始阻抗，因此可知串聯(lián)零奧姆電阻，并不會(huì)改變?cè)甲杩?。而前述已知，電容值極大時(shí)，其阻抗會(huì)近乎于零，相當(dāng)于零奧姆電阻，故可知若想抵擋DC，但又不想使阻抗有所偏移時(shí)，可以擺放大電容，來(lái)同時(shí)兼具這兩種需求。然而這邊所謂的大電容，并不需要到uF等級(jí)，因?yàn)閡F等級(jí)的電容，至少都是0603的尺寸，若擺放在走線，不僅占空間，同時(shí)也會(huì)因?qū)挾扰c走線差異過(guò)大，產(chǎn)生很大的阻抗不連續(xù)，以至于Mismatch Loss增加，如下圖:

??因此pF等級(jí)的電容即可，以DCS 1800/PCS 1900為例，由下圖可知，串聯(lián)56 pF的電容，其阻抗幾乎不變。

??