存儲(chǔ)程序并按地址順序執(zhí)行; 運(yùn)算器 存儲(chǔ)器 輸入設(shè)備 輸出設(shè)備 控制器

計(jì)算機(jī)的硬件系統(tǒng)由有形的電子器件等構(gòu)成的，它包括運(yùn)算器、存儲(chǔ)器、控制器輸入輸出設(shè)備及總線系統(tǒng)組成。而總線分為數(shù)據(jù)總線、地址總線、控制總線，其結(jié)構(gòu)有單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)及多總線結(jié)構(gòu)。存儲(chǔ)器 (Memory) 是用來(lái)存放數(shù)據(jù)和程序的部件運(yùn)算器是對(duì)信息進(jìn)行運(yùn)算處理的部件，控制器是整個(gè)計(jì)算機(jī)的控制核心。負(fù)責(zé)協(xié)調(diào)控制各部件 它的主要功能是讀取指令、翻譯指令代碼、并向計(jì)算機(jī)各部分發(fā)出控制信號(hào)，以便執(zhí)行指令;輸入設(shè)備能將數(shù)據(jù)和程序變換成計(jì)算機(jī)內(nèi)部所能識(shí)別和接受的信息方式，并順序地把它們送入存儲(chǔ)器中;輸出設(shè)備將計(jì)算機(jī)處理的結(jié)果以人們能接受的或其它機(jī)器能接受的形式送出。

區(qū)分:取指周期取出的既為指令流向控制器,執(zhí)行周期取出的既為數(shù)據(jù)流向運(yùn)算器?1946 ANIAC埃尼阿克

超級(jí)計(jì)算機(jī) 大型機(jī) ?服務(wù)器 pc機(jī) 單片機(jī) 多核機(jī)

CPI表示每條指令周期數(shù) MIPS每秒執(zhí)行百萬(wàn)條定點(diǎn)指令 FLOPS 表示每秒執(zhí)行浮點(diǎn)操作的次數(shù)，用來(lái)衡量集齊浮點(diǎn)數(shù)操作

時(shí)間局部性: 最近被訪問(wèn)的信息可能還要被訪問(wèn),

空間局部性: 最近被訪問(wèn)的信息鄰近地址的信息也可能被訪問(wèn)。

Cpu內(nèi)寄存器cache 主板內(nèi):cache主存 主板外:磁盤?光盤 離線:磁帶

DRAM刷新:DRAM存儲(chǔ)位元是基于電容器上的電 荷量存儲(chǔ)信息的,①?DRAM 的讀操作是破壞性的，會(huì)使電容器上的電荷流失②而未讀寫的也要定期刷新，因?yàn)殡姾蓵?huì)逐漸泄露而減少。

刷新?式:?①集中式刷新策略：每一個(gè)刷新周期中集中一段時(shí)間對(duì)DRAM的所有行進(jìn)行刷新

②分散式刷新策略: 每?的刷新操作被均勻地分配到刷新周期時(shí)間內(nèi)。

Cpu管理外圍設(shè)備方式：1無(wú)條件傳送方式(簡(jiǎn)單I/O方式)2程序查詢方式3程序中斷方式4直接內(nèi)存訪問(wèn)方式5通道和輸入/輸出處理器

引入是為了解決CPU和主存之間的速度差異。1.直接映射：每個(gè)主存塊只能映射到Cache的一個(gè)特定位置。2.組相聯(lián)映射：Cache被劃分為多個(gè)組，每個(gè)組包含多個(gè)Cache行。3.全相聯(lián)映射：每個(gè)主存塊可以映射到Cache的任意位置，沒(méi)有固定的映射關(guān)系。

總線仲裁：①集中式仲裁（包含：鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式、獨(dú)立請(qǐng)求方式）每個(gè)功能模塊兩條線連接到總控制線，一條仲裁器的總線請(qǐng)求，一條是仲裁器送出的總線授權(quán)信號(hào)線BG。當(dāng)多個(gè)設(shè)備需要訪問(wèn)總線時(shí)，它們向中央控制器發(fā)送請(qǐng)求，控制器根據(jù)優(yōu)先級(jí)或其他算法確定下一個(gè)獲得總線訪問(wèn)權(quán)的設(shè)備。②分布式仲裁：不需要集中的總線仲裁器。每個(gè)設(shè)備都有自己的仲裁邏輯來(lái)決定是否獲得總線訪問(wèn)權(quán)。多個(gè)設(shè)備同時(shí)請(qǐng)求總線訪問(wèn)時(shí)，它們會(huì)根據(jù)事先約定的優(yōu)先級(jí)或仲裁算法來(lái)進(jìn)行決策。

?

Cache寫策略?全寫法：當(dāng)CPU對(duì)Cache寫命中時(shí)，把數(shù)據(jù)同時(shí)寫入Cache和主存 寫回法：CPU對(duì)Cache寫命中時(shí)，只修改Cache的內(nèi)容，不立即寫入主存，僅當(dāng)此塊被換出時(shí)才寫回主存

CPU欲訪問(wèn)的信息已在Cache中的比率稱為Cache的命中率。設(shè)一個(gè)程序執(zhí)行期間Cache的總命中次數(shù)為Nc，訪問(wèn)主存的總次數(shù)為Nm,則命中率H=Nc/(Nc+Nm)

可見(jiàn)為提高訪問(wèn)效率，命中率H越接近1越好。設(shè)t為命中時(shí)的Cache訪問(wèn)時(shí)間，Tm為未命中時(shí)的訪問(wèn)時(shí)間，1-H表示未命中率，則Cache-主存系統(tǒng)的平均訪問(wèn)時(shí)間T為

Ta?=HTc+(1-H)Tm（Tc是cache存取周期 Tm是主存存取周期）

1. 隱含地址：不明確給出操作數(shù)地址，而在指令中隱含操作數(shù)地址。

2. 立即尋址：形式地址A中存放的就是操作數(shù)本身。只需訪存1次。

3. 直接尋址：指令中的形式地址A是操作數(shù)的真是地址EA。

4. 間接尋址：形式地址A中給出的是操作數(shù)有效地址所在的地址?？梢砸淮我部梢远啻伍g接尋址。

5. 寄存器尋址：在指令字中直接給出操作數(shù)所在的寄存器編號(hào)。訪存一次：僅取指令。

6. 寄存器間接尋址：指在寄存器R中給出的是操作數(shù)所在主存單元的地址。兩次訪存：①取指②尋址。

7. 偏移尋址 相對(duì)尋址：指程序計(jì)數(shù)器（PC）的內(nèi)容加上指令格式中的形式地址A形成的操作數(shù)有效地址。A是相對(duì)于下一條指令（PC先+1）的位移量，可正負(fù)，補(bǔ)碼表示

8. 偏移尋址?基址尋址：將CPU中基址寄存器（BR）的內(nèi)容加上指令格式中的形式地址A形成操作數(shù)的有效地址。EA=

9. 偏移尋址?變址尋址：指有效地址A等于指令中形式地址A與變址寄存器IX的內(nèi)容之和。EA=(IX)+A

堆棧尋址：?操作數(shù)存放在堆棧中，隱含SP棧頂作為操作數(shù)地址。

復(fù)雜指令系統(tǒng)計(jì)算機(jī)（CISC）

一條指令完成一個(gè)復(fù)雜的基本功能

復(fù)雜指令系統(tǒng)計(jì)算機(jī)（RISC)

一條指令完成一個(gè)基本“動(dòng)作”，多條指令組合完成一個(gè)復(fù)雜的基本功能。

1.CISC控制器大多采用微程序控制，即采用存儲(chǔ)程序，設(shè)計(jì)好的指令提前存儲(chǔ)。RISC控制器采用組合邏輯控制。

2.RISC更能提高運(yùn)算速度。因?yàn)镽ISC采用流水線技術(shù)，指令數(shù)、尋址方式、指令格式種類少，所以運(yùn)算速度快。

3.RISC便于設(shè)計(jì)，可降低成本，提高可靠性。

4.RISC有利于編譯程序代碼優(yōu)化。

運(yùn)算器組成：
1.算術(shù)邏輯單元。2.暫存寄存器。3.累加寄存器。4.通用寄存器。5.程序狀態(tài)寄存器。6.移位器。7.計(jì)數(shù)器。

單指令周期

對(duì)所有指令都選用相同的執(zhí)行時(shí)間來(lái)完成，稱為單指令周期方案。
每條指令都在固定時(shí)間內(nèi)完成，指令之間串行執(zhí)行（前一條完成才能執(zhí)行下一條）。
指令周期取決于執(zhí)行時(shí)間最長(zhǎng)的指令的執(zhí)行時(shí)間。

2.多指令周期

對(duì)不同類型指令選用不同執(zhí)行步驟完成，稱為多指令周期方案。
指令間串行執(zhí)行。指令需要幾個(gè)周期就分配幾個(gè)周期。

1.時(shí)鐘周期：用時(shí)鐘信號(hào)控制節(jié)拍發(fā)生器可產(chǎn)生節(jié)拍，每個(gè)節(jié)拍寬度正好等于一個(gè)時(shí)鐘周期。每個(gè)節(jié)拍內(nèi)機(jī)器可完成一個(gè)或幾個(gè)需執(zhí)行的操作。

2.機(jī)器周期：機(jī)器周期可視為所有指令執(zhí)行的一個(gè)基準(zhǔn)時(shí)間。訪問(wèn)一次存儲(chǔ)器的時(shí)間是固定的，因此常用存取周期作為基準(zhǔn)時(shí)間，即內(nèi)存中讀取一個(gè)指令字的最短時(shí)間作為機(jī)器周期。在存儲(chǔ)字長(zhǎng)=指令字長(zhǎng)前提下，取指周期可視為機(jī)器周期。

指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。

單字長(zhǎng)二地址指令；操作碼：2^6=64條指令；

寄存器-寄存器尋址，尋址速度快，這種指令通常是用算術(shù)邏輯指令RR

??

4．指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。

雙字長(zhǎng)二地址指令；可以表示 2^6=64條指令；寄存器-存儲(chǔ)器尋址；有效地址通過(guò)變址求得：E=（變址寄存器）± D，變址寄存器可有16個(gè)。 RS

（1）操作數(shù)在寄存器中，為（ 寄存器直接）尋址方式。

（2）操作數(shù)地址在寄存器，為（? 寄存器間接）尋址方式。

（3）操作數(shù)在指令中，為（ 立即 ）尋址方式。

（4）操作數(shù)地址（主存）在指令中，為（? 直接）尋址方式

（5）操作數(shù)的地址，為某一寄存器內(nèi)容與位移量之和可以是（? 相對(duì)?基址?變址? ?）尋址方式。

(2)流水線的實(shí)際吞吐量:執(zhí)行20條指令共用5+1x19-24個(gè)流水周期共2400ns所以實(shí)際吞吐率為:

(3)流水線的加速比為:

設(shè)流水線操作周期為T

則n指令串行經(jīng)過(guò)k個(gè)過(guò)程段的時(shí)間為n*k*T ;而n條指令經(jīng)過(guò)可并行的k段流水線時(shí)所需的時(shí)間為(k+n-1)*T;故 20條指令經(jīng)過(guò)5個(gè)過(guò)程段的加速比為:

1.程序查詢方式：CPU通過(guò)程序不斷查詢I/O設(shè)備是否已做好準(zhǔn)備。

2.程序中斷方式：I/O設(shè)備準(zhǔn)備就緒并向CPU發(fā)出中斷請(qǐng)求時(shí)才給響應(yīng)。

3.DMA方式：主存和IO設(shè)備間有一條直接數(shù)據(jù)通路，主存與IO設(shè)備交換信息時(shí)，無(wú)需調(diào)用中斷服務(wù)。

4.通道方式：系統(tǒng)中設(shè)置通道控制部件。每個(gè)通道連接若干外設(shè)，執(zhí)行IO命令時(shí)，只需啟動(dòng)相關(guān)通道，通道執(zhí)行通道程序完成IO操作。

1.磁盤容量：一個(gè)磁盤所能存儲(chǔ)的字節(jié)總數(shù)稱磁盤容量。有非格式化和格式化之分。

2.記錄密度：指盤片單位面積上記錄的二進(jìn)制信息量。以道密度，位密度，面密度表示。

3.平均存取時(shí)間：由尋道時(shí)間（磁頭移動(dòng)到目的磁道的時(shí)間），旋轉(zhuǎn)延遲（定位到要讀寫扇區(qū)的時(shí)間），傳輸時(shí)間三部分構(gòu)成。

4.數(shù)據(jù)傳輸率：磁盤在存儲(chǔ)器單位時(shí)間內(nèi)向主機(jī)傳送數(shù)據(jù)的字節(jié)數(shù)。

某磁盤存儲(chǔ)器的轉(zhuǎn)速為3000r/min，共有4個(gè)記錄

面，5道/mm，每道記錄信息為12288B，最小磁道直徑為230mm,共有275道，問(wèn):

(1)磁盤存儲(chǔ)器的存儲(chǔ)容量是多少

(2) 最大位密度，最小位密度是多少

(3)磁盤數(shù)據(jù)傳輸率是多少

(4)平均等待時(shí)間是多少

給出一個(gè)磁盤地址格式方案

（1）每道記錄信息容量=12288字節(jié)，每個(gè)記錄面信息容量=275×12288字節(jié)，共有4個(gè)記錄面，所以磁盤存儲(chǔ)器總?cè)萘繛?×275×12288字節(jié) = 13516800字節(jié)（2）最高位密度D1按最小磁道半徑R1計(jì)算（R1 = 115mm）：D1 = 12288字節(jié)/2πR1= 17字節(jié)/mm最低位密度D2按最大磁道半徑R2計(jì)算R2 = R1 +（275/5） = 115 + 55 = 170mmD2 = 12288字節(jié)/2πR2 = 字節(jié)/mm（3）磁盤數(shù)據(jù)傳輸率r = 3000/60 = 50周/秒N = 12288字節(jié)（每道信息容量）C = r×N = 50×12288 = 614400字節(jié)/秒（4）平均等待時(shí)間 = 1/2r = 1/2×50 = 1/100秒= 10毫秒（5）本地磁盤存儲(chǔ)器假設(shè)只有一臺(tái)。有4個(gè)記錄面，每個(gè)記錄面有275個(gè)磁道。假設(shè)每個(gè)扇區(qū)記錄1024個(gè)字節(jié)，則需要12288字節(jié)/1024字節(jié)=12個(gè)扇區(qū)。