京微齊力賽題講解視頻

京微齊力答疑郵箱

yunqin.li@hercules-micro.com

京微齊力企業(yè)命題專項(xiàng)獎(jiǎng)設(shè)置：

一等獎(jiǎng)1隊(duì)，獎(jiǎng)金10 000元；

二等獎(jiǎng)3隊(duì)，獎(jiǎng)金各5 000元。

賽題一：可編程邊緣計(jì)算加速器

命題說(shuō)明：

基于京微齊力提供的P1 EVB開(kāi)發(fā)板，使用P1器件內(nèi)DSP、RAM和可編程邏輯資源實(shí)現(xiàn)FPGA方案的硬件加速。硬件加速的應(yīng)用方向可以是人工智能、圖像處理、語(yǔ)音處理、激光雷達(dá)、毫米波雷達(dá)、信號(hào)采集與處理，軟件無(wú)線電、電機(jī)控制等場(chǎng)景。

京微齊力提供RISC-V軟核系統(tǒng)，參賽隊(duì)伍也可以使用第三方的軟核或硬核CPU或MCU系統(tǒng)，通過(guò)SPI、并口、串口或其他接口實(shí)現(xiàn)與P1 EVB板的通信與控制。軟核或硬核CPU主要用于實(shí)現(xiàn)人機(jī)交互、可編程加速系統(tǒng)的參數(shù)配置、部分算法的軟件調(diào)度、狀態(tài)與最終結(jié)果顯示。

注意：請(qǐng)務(wù)必使用京微齊力P1器件實(shí)現(xiàn)應(yīng)用算法的加速，部分算法調(diào)度，實(shí)時(shí)性不高的算法可在軟核或硬核CPU上軟件實(shí)現(xiàn)。

京微齊力 P1 器件的可編程資源：

1. 60K等效LC資源

2. 144個(gè)DSP單元；144個(gè)18Kb BRAM單元

3. 硬核 800Mbps的DRR3 x16的硬核DDR3控制器，接口是128位的AXI接口

4. 支持1.2-3.3V單端GPIO；LVDS，MIPI，HDMI接口的高速差分GPIO

京微齊力 P1 器件開(kāi)發(fā)的軟硬件資源：

1. 借用P1 EVB開(kāi)發(fā)板1塊；如需擴(kuò)展子卡需要從京微齊力合作伙伴米聯(lián)客進(jìn)行單獨(dú)購(gòu)買(mǎi)

2. 提供京微齊力FPGA開(kāi)發(fā)工具Fuxi

3. 提供基于AXI接口DDR3的參考設(shè)計(jì)

4. 提供軟核RISC-V的參考設(shè)計(jì)和使用文檔，如需RISC-V在線調(diào)試工具需自行購(gòu)買(mǎi)；

京微齊力P1開(kāi)發(fā)板的簡(jiǎn)介：

1. HDMI輸出接口1個(gè)，支持720P60，提供參考設(shè)計(jì)

2. DDR3 x16顆粒，容量2Gb，提供800Mbps速率的參考設(shè)計(jì)

3. 2路CEP擴(kuò)展接口，2.54mm間距排針

4. 1路1000M以太網(wǎng)

5. USB-UART接口，TF卡座；4個(gè)按鍵；5個(gè)LED指示燈；25Mhz有源晶振

6. EVB原理圖

7. 攝像頭擴(kuò)展接口 2個(gè)，提供攝像頭驅(qū)動(dòng)和參考設(shè)計(jì)；攝像頭模塊需要從京微齊力合作伙伴米聯(lián)客單獨(dú)購(gòu)買(mǎi)

8. 2路FEP擴(kuò)展接口，48個(gè)GPIO/24個(gè)差分對(duì)，可對(duì)接京微齊力合作伙伴米聯(lián)客各種擴(kuò)展卡：ADC擴(kuò)展卡，DAC擴(kuò)展卡，LCD擴(kuò)展卡，音頻卡，USB3.0卡，HDMI視頻輸入輸出卡，MIPI攝像頭卡等，提供相關(guān)的參考設(shè)計(jì)；擴(kuò)展子卡需要單獨(dú)購(gòu)買(mǎi)

作品輸出要求：

設(shè)計(jì)報(bào)告

• 作品PPT詳細(xì)方案介紹與分析

• 設(shè)計(jì)報(bào)告：作品實(shí)現(xiàn)關(guān)鍵算法加速部分的原理，特點(diǎn)，技術(shù)優(yōu)勢(shì)，功能仿真，關(guān)鍵接口或波形的說(shuō)明，測(cè)試結(jié)果分析等

• 作品視頻與圖片展示

設(shè)計(jì)數(shù)據(jù)

• 項(xiàng)目系統(tǒng)框圖，PCB原理圖，擴(kuò)展子板或飛線原理圖

• 軟件和硬件設(shè)計(jì)源代碼

• 仿真和測(cè)試結(jié)果，關(guān)鍵算法部分提供RTL仿真激勵(lì)，仿真結(jié)果與波形數(shù)據(jù)更佳

評(píng)分標(biāo)準(zhǔn)

備注：

關(guān)于開(kāi)發(fā)板：開(kāi)發(fā)板數(shù)量充足，可滿足賽事需求。考慮到為避免資源浪費(fèi)，我們會(huì)直接免費(fèi)借用10塊板給相關(guān)參賽隊(duì)伍，超過(guò)10塊板之后需通過(guò)申請(qǐng)流程，經(jīng)評(píng)估后可免費(fèi)借于參賽隊(duì)伍使用。申請(qǐng)開(kāi)發(fā)板請(qǐng)發(fā)郵件至：yunqin.li@hercules-micro.com

賽題二：基于AXI總線接口的二級(jí)Cache設(shè)計(jì)

命題說(shuō)明及作品要求：

設(shè)計(jì)一個(gè)二級(jí)Cache，需要支持以下特性：

• 支持讀寫(xiě)兩種Cache操作；

• 支持三個(gè)接口：兩個(gè)axi slave接口，一個(gè)axi master接口：

1、axi slave接口負(fù)責(zé)Cache空間訪問(wèn)；

2、axi master接口為主存空間訪問(wèn)；

• 支持32Kbyte地址空間映射到最大256MB連續(xù)空間；

• 支持兩個(gè)axi slave接口同時(shí)訪問(wèn)不同的cache line；

• Cache line支持32byte；

• 寫(xiě)操作支持寫(xiě)回和寫(xiě)穿兩種模式；

• 支持四路組相聯(lián)；

• 支持讀操作分配和寫(xiě)操作分配；

• Cache替換支持兩種替換算法：

1、將最近最少使用的內(nèi)容替換出Cache；

2、將訪問(wèn)次數(shù)最少的內(nèi)容替換出Cache；

• 支持clear操作；

• 支持flush操作；

• 內(nèi)嵌靜態(tài)SRAM；

• FPGA驗(yàn)證支持100MHz；

• ASIC流程支持工作頻率能夠達(dá)到500MHz;

備注：

1.關(guān)于學(xué)生搭建仿真模型：我們可以提供sram仿真模型，學(xué)生也可以通過(guò)給定的仿真時(shí)序搭建。

2.推薦使用米聯(lián)客P1開(kāi)發(fā)板，F(xiàn)PGA原型驗(yàn)證（頻率為100MHz）。

3.我們會(huì)提供testcase列表，作為必要的仿真用例。

AXI_mem_m為axi master接口，AXI_mem_s為axi slave接口，數(shù)據(jù)位寬為32bit，支持標(biāo)準(zhǔn)AXI協(xié)議。

提交文件：

1.詳細(xì)設(shè)計(jì)方案；

2.RTL代碼；

3.仿真測(cè)試用例；

評(píng)分標(biāo)準(zhǔn)

注：如果以上分?jǐn)?shù)相同，則以資源使用最少者獲勝。

京微齊力企業(yè)簡(jiǎn)介

京微齊力是除美國(guó)外最早進(jìn)入自主研發(fā)、規(guī)模生產(chǎn)、批量銷(xiāo)售通用FPGA芯片及新一代異構(gòu)可編程計(jì)算芯片的企業(yè)之一。其產(chǎn)品將FPGA與CPU、MCU、Memory、ASIC、AI等多種異構(gòu)單元集成在同一芯片上，實(shí)現(xiàn)了可編程、自重構(gòu)、易擴(kuò)展、廣適用、多集成、高可靠、強(qiáng)算力、長(zhǎng)周期等特點(diǎn)。公司技術(shù)與產(chǎn)品將涵蓋可編程FPGA內(nèi)核，異構(gòu)計(jì)算與存儲(chǔ)架構(gòu)、芯片設(shè)計(jì)、軟件開(kāi)發(fā)、系統(tǒng)IP應(yīng)用等相關(guān)技術(shù)領(lǐng)域。公司提供核心關(guān)鍵芯片和相關(guān)市場(chǎng)應(yīng)用系統(tǒng)解決方案?；谙冗M(jìn)的創(chuàng)新可編程技術(shù)，研發(fā)新一代面向人工智能/智能制造等應(yīng)用領(lǐng)域的AiPGA芯片（AI in FPGA）、異構(gòu)計(jì)算HPA芯片（Heterogeneous Programmable Accelerator）、嵌入式可編程eFPGA IP核（embedded FPGA）三大系列產(chǎn)品，產(chǎn)品市場(chǎng)將涵蓋云端服務(wù)器、消費(fèi)類(lèi)智能終端以及國(guó)家通信/工業(yè)/醫(yī)療等核心基礎(chǔ)設(shè)施。

了解更多請(qǐng)前往京微齊力官網(wǎng)：

www.hercules-micro.com

中國(guó)研究生創(chuàng)"芯"大賽簡(jiǎn)介

中國(guó)研究生創(chuàng)“芯”大賽由教育部學(xué)位管理與研究生教育司指導(dǎo)，中國(guó)學(xué)位與研究生教育學(xué)會(huì)、中國(guó)科協(xié)青少年科技中心主辦，清華海峽研究院作為秘書(shū)處。賽事作為中國(guó)研究生創(chuàng)新實(shí)踐系列賽事之一，服務(wù)于國(guó)家集成電路產(chǎn)業(yè)發(fā)展戰(zhàn)略，旨在切實(shí)提高研究生的創(chuàng)新能力和實(shí)踐能力，促進(jìn)集成電路領(lǐng)域優(yōu)秀人才的培養(yǎng)，至今已成功舉辦四屆。第五屆大賽參賽作品共有集成電路設(shè)計(jì)、半導(dǎo)體器件與工藝、EDA算法與工具設(shè)計(jì)三大方向，另外還設(shè)有十余家企業(yè)命題并設(shè)立專項(xiàng)獎(jiǎng)。大賽作為集成電路領(lǐng)域的專業(yè)賽事，匯聚了全國(guó)頂尖高校師生團(tuán)隊(duì)以及學(xué)業(yè)界各方資深嘉賓、評(píng)委，為參賽隊(duì)員們提供了一個(gè)絕佳的實(shí)踐機(jī)會(huì)與能力交流平臺(tái)，獲獎(jiǎng)隊(duì)伍除了豐厚獎(jiǎng)品外，更有MPW流片支持與企業(yè)人才應(yīng)聘機(jī)會(huì)！

中國(guó)研究生創(chuàng)芯大賽官網(wǎng)

https://cpipc.acge.org.cn/cw/hp/10

承辦單位簡(jiǎn)介

浙江大學(xué)杭州國(guó)際科創(chuàng)中心坐落于美麗的錢(qián)塘江畔，分成建設(shè)區(qū)塊和啟動(dòng)區(qū)塊進(jìn)行建設(shè)。

建設(shè)區(qū)塊位于杭州市蕭山科技城板塊，項(xiàng)目西接亞運(yùn)村，東連蕭山機(jī)場(chǎng)，整體規(guī)劃1200畝（含配套用地200畝），分三期建設(shè)。其中，一期項(xiàng)目亞運(yùn)會(huì)之前完工，規(guī)劃布局1個(gè)微納設(shè)計(jì)與制造公共技術(shù)平臺(tái)和若干個(gè)領(lǐng)域型產(chǎn)業(yè)創(chuàng)新平臺(tái)，新建微納超凈間實(shí)驗(yàn)室、超算中心、公共實(shí)驗(yàn)平臺(tái)、學(xué)科研究平臺(tái)、產(chǎn)業(yè)孵化中心等教學(xué)科研設(shè)施。

啟動(dòng)區(qū)塊總面積10萬(wàn)平方米，規(guī)劃建設(shè)卓越中心、研發(fā)中心、孵化中心、產(chǎn)業(yè)中心四大中心，謀劃建設(shè)三個(gè)研究院（先進(jìn)半導(dǎo)體研究院、生物與分子智造研究院、未來(lái)科學(xué)研究院）、若干創(chuàng)新工坊，同步搬遷建設(shè)浙江大學(xué)微納電子學(xué)院、網(wǎng)絡(luò)空間安全學(xué)院。

目前，微納電子學(xué)院已聘請(qǐng)國(guó)內(nèi)著名集成電路專家、中國(guó)工程院院士吳漢明擔(dān)任學(xué)院院長(zhǎng)，并于2020年9月迎來(lái)第一批師生入駐。園區(qū)配套有食堂、公寓、健身房等各類(lèi)設(shè)施，為高水平科學(xué)研究、高質(zhì)量成果轉(zhuǎn)化提供重要支撐。