IO管腳約束是FPGA設(shè)計(jì)上板驗(yàn)證的必需環(huán)節(jié)，它們會(huì)對(duì)布局布線和時(shí)序造成影響。有三種方式來(lái)進(jìn)行管腳約束，一種是通過(guò)VIvado管腳約束界面，一種是通過(guò)命令行，還有一種可以導(dǎo)入CSV文件。

1.可視化界面方式

當(dāng)完成了綜合之后，可以打開綜合界面，這個(gè)時(shí)候可以在layout下看到IO planning，打開就是IO約束界面。界面中可以顯示設(shè)計(jì)頂層的IO管腳，同時(shí)我們還可以看到芯片中管腳的分布圖。列方向的編號(hào)是用大寫字母，從最左上角A開始，橫向是數(shù)字排列，從1開始。不同顏色的區(qū)域代表不同的時(shí)鐘域（IO bank）。不同的IO bank提供的引腳功能是有區(qū)別的，有的IO bank可能提供高速差分信號(hào)，有的提供低電壓引腳，用戶可以靈活的根據(jù)需求使用。分配引腳首先就需要分辨出哪些是普通引腳，哪些是時(shí)鐘引腳。從界面中可以看出六邊形的都是時(shí)鐘引腳，圓形的是普通引腳。進(jìn)一步放大還可以看出引腳有N，P可以用于差分。

接下來(lái)我們可以在io ports中選擇引腳。如何我們選擇保存，可以將管腳約束保存成xdc文件。

2.使用xdc文件進(jìn)行約束

Set_property來(lái)定義管腳屬性，get_ports獲得管腳名稱。這里邊一個(gè)是選擇了引腳名稱，另外一個(gè)設(shè)置電壓，這兩種是經(jīng)常用到的。

3.導(dǎo)入CSV文件。

CSV是一種用于FPGA管腳約束的標(biāo)準(zhǔn)文件，看起來(lái)是以表格形式顯示出來(lái)的，非常簡(jiǎn)潔。其中定義了IO bank，pin number，IO standard等屬性。用戶根據(jù)需要進(jìn)行填寫就行。

Vivado還提供了芯片兼容性管腳提示，對(duì)于引腳封裝相同的芯片，工具為我們提供能夠同時(shí)來(lái)兼容這些芯片的引腳分配功能，選擇tools中的IO planning->set part compatibility我們能夠看到具有相同封裝的芯片，我們能夠依據(jù)后續(xù)更改芯片須要來(lái)選擇。選擇后，工具會(huì)提示我們哪些管腳不是所有芯片公用的，哪些是能夠同時(shí)兼容的。

【文章福利】：小編整理了一些個(gè)人覺(jué)得比較好的學(xué)習(xí)書籍、視頻資料共享在群文件里面，有需要的可以自行添加哦！~點(diǎn)擊綠色通訊軟件搜索airuimcu加入。

標(biāo)簽：