Cadence Virtuoso，發(fā)布版本IC6.1.8 ISR32 | 11.6 Gb

全球電子設(shè)計創(chuàng)新的領(lǐng)導(dǎo)者Cadence Design Systems，Inc.推出了Virtuoso，發(fā)行版IC6.1.8 ISR32（06.18.320），這是一個基于系統(tǒng)的整體解決方案，提供了從單個原理圖驅(qū)動模擬和LVS-clean布局IC和封裝的功能。

Cadence Virtuoso系統(tǒng)設(shè)計平臺將兩種世界級的Cadence技術(shù)——定制IC設(shè)計和封裝/PCB設(shè)計/分析——連接起來，創(chuàng)造了一種整體方法，自動化并簡化了多芯片異構(gòu)系統(tǒng)的設(shè)計和驗證流程。利用Virtuoso原理圖編輯器和Virtuoso模擬設(shè)計環(huán)境，它為IC和封裝/系統(tǒng)級設(shè)計捕獲、分析和驗證提供了一個單一的平臺。此外，Virtuoso系統(tǒng)設(shè)計平臺提供了一個與Cadence SiP級實現(xiàn)環(huán)境和Clarity三維解算器的自動雙向接口。Virtuoso系統(tǒng)設(shè)計平臺使IC設(shè)計者能夠輕松地將系統(tǒng)級布局寄生因素納入IC驗證流程，通過將封裝/板布局連接數(shù)據(jù)與IC布局寄生電氣模型相結(jié)合來節(jié)省時間。自動生成的“系統(tǒng)感知”原理圖的結(jié)果可以很容易地用于創(chuàng)建最終電路級模擬的測試臺。Virtuoso系統(tǒng)設(shè)計平臺自動化了整個流程，消除了將系統(tǒng)級布局寄生模型集成回IC設(shè)計者流程的高度手動和易出錯的過程。

這段視頻展示了工業(yè)界和學(xué)術(shù)界最常用的IC設(shè)計工具之一Cadence演奏家的基本介紹。它還展示了如何在抑揚頓挫的藝術(shù)大師中編輯示意圖設(shè)計。

Cadence是電子設(shè)計和計算專業(yè)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，利用其智能系統(tǒng)設(shè)計策略將設(shè)計概念轉(zhuǎn)化為現(xiàn)實。Cadence的客戶是世界上最具創(chuàng)造力和創(chuàng)新性的公司，為最具活力的市場應(yīng)用提供從芯片到電路板再到系統(tǒng)的非凡電子產(chǎn)品。

產(chǎn)品：Cadence Virtuoso

版本：IC6.1.8 ISR32（06.18.320）修補(bǔ)程序

支持的體系結(jié)構(gòu)：x86_64

網(wǎng)站主頁：Just a moment...

支持的語言：英語

系統(tǒng)要求：Linux*

大小：11.6 Gb

鏈接：https://pan.baidu.com/s/1xewFJ0guzpBQ7BxwHRyQwQ

提取碼：ch0p

--來自百度網(wǎng)盤超級會員V6的分享