手機(jī)站首頁(yè)散文詩(shī)歌雜文隨筆日記小小說(shuō)

散文網(wǎng) » 生活 »日常 » EMI輻射發(fā)射超標(biāo)案例

EMI輻射發(fā)射超標(biāo)案例

2023-08-17 21:42 作者:liht1634 0人讀過(guò) | 我要投稿

一、概論

二、輻射源距離接口太近

三、關(guān)鍵信號(hào)線未布內(nèi)層

四、電源地平面分割不合理

五、530K～1.71MHz單桿天線輻射超標(biāo)

1、案例1-DCDC電源模塊

1）試品EUT單桿天線輻射超標(biāo)值 ? 2）EMC測(cè)試Setup布置圖 ? 3）整改過(guò)程

4）原因分析與解決 ? 5）增加Y電容產(chǎn)生的不良影響

2、案例2-減小輸出電感

六、其它輻射超標(biāo)的原因

七、電源EMI解決

1、對(duì)開(kāi)關(guān)電源進(jìn)行EMI設(shè)計(jì)

1）開(kāi)關(guān)電源設(shè)計(jì)前 EMI 一般應(yīng)對(duì)策略 ? 2）開(kāi)關(guān)電源設(shè)計(jì)后 EMI 的實(shí)際整改策略 -- 輻射部分

3）開(kāi)關(guān)電源設(shè)計(jì)后 EMI 的實(shí)際整改策略 -- 傳導(dǎo)部分 ? 4）開(kāi)關(guān)電源 EMI 的對(duì)策處理小結(jié)

2、案例1-DCM反激電源的EMI解決

3、案例2-優(yōu)化Layout

4、案例3-續(xù)流二極管并聯(lián)電容

1）輻射超標(biāo) ? 2）輻射整改

---------------------------------------------------------------------------------------------

一、概論

造成EMC輻射超標(biāo)的原因是多方面的，接口濾波不好、結(jié)構(gòu)屏效低、電纜設(shè)計(jì)有缺陷都有可能導(dǎo)致輻射發(fā)射超標(biāo)，但產(chǎn)生輻射的根本原因卻在PCB的設(shè)計(jì)。從EMC方面來(lái)關(guān)注PCB，主要關(guān)注這幾個(gè)方面：

⑴從減小輻射騷擾的角度出發(fā)，應(yīng)盡量選用多層板，內(nèi)層分別作電源層、地線層，用以降低供電線路阻抗，抑制公共阻抗噪聲，對(duì)信號(hào)線形成均勻的接地面，加大信號(hào)線和接地面間的分布電容，抑制其向空間輻射的能力。

⑵電源線、地線、印制板走線對(duì)高頻信號(hào)應(yīng)保持低阻抗。在頻率很高的情況下，電源線、地線、或印制板走線都會(huì)成為接收與發(fā)射騷擾的小天線。降低這種騷擾的方法除了加濾波電容外，更值得重視的是減小電源線、地線及其他印制板走線本身的高頻阻抗。因此，各種印制板走線要短而粗，線條要均勻。

⑶電源線、地線及印制導(dǎo)線在印制板上的排列要恰當(dāng)，盡量做到短而直，以減小信號(hào)線與回線之間所形成的環(huán)路面積。

⑷電路元件和信號(hào)通路的布局必須最大限度地減少無(wú)用信號(hào)的相互耦合。

RE理論干擾源分析：EMC實(shí)驗(yàn)中RE理論干擾源的詳細(xì)分析。

------------------------------------------------------------

在PCB的不同的設(shè)計(jì)階段所關(guān)注的問(wèn)題點(diǎn)不同。在元器件布局階段需要注意：

1）接口信號(hào)的濾波、防護(hù)和隔離等器件是否靠近接口連接器放置，先防護(hù)，后濾波；電源模塊、濾波器、電源防護(hù)器件是否靠近電源的入口放置，盡可能保證電源的輸入線最短，電源的輸入輸出分開(kāi)，走線互不交叉；

2）晶體、晶振、繼電器、開(kāi)關(guān)電源等強(qiáng)輻射器件或敏感器件是否遠(yuǎn)離單板拉手條、連接器；

3）濾波電容是否靠近IC的電源管腳放置，位置、數(shù)量適當(dāng)；

4）時(shí)鐘電路是否靠近負(fù)載，且負(fù)載均衡放置；

5）接口濾波器件的輸入、輸出是否未跨分割區(qū)；除光耦、磁珠、隔離變壓器、A/D、D/A等器件外，其它器件是否未跨分割區(qū)；

------------------------------------------------------------

在PCB布線階段需要注意：

1）電源、地的布線處理無(wú)地環(huán)路，電源及與對(duì)應(yīng)地構(gòu)成的回路面積??；

2）差分信號(hào)線對(duì)是否同層、等長(zhǎng)、并行走線，保持阻抗一致，差分線間無(wú)其他走線；

3）時(shí)鐘等關(guān)鍵信號(hào)線是否布內(nèi)層（優(yōu)先考慮優(yōu)選布線層），并加屏蔽地線或與其他布線間距滿足3W原則，關(guān)鍵信號(hào)走線是否未跨分割區(qū)；

4）是否無(wú)其他信號(hào)線從電源濾波器輸入線下走線，濾波器等器件的輸入、輸出信號(hào)線是否未互相并行、交叉走線；

盡管我們制定了種種PCB布局布線規(guī)則，但是在實(shí)現(xiàn)這些規(guī)則的時(shí)候，無(wú)論我們?nèi)绾闻?，設(shè)計(jì)中的缺陷總是象病魔一樣揮之不去。因?yàn)閷?shí)際設(shè)計(jì)的時(shí)候總會(huì)存在這樣或者那樣的原因使得我們無(wú)法完全滿足設(shè)計(jì)規(guī)則。但是往往這些無(wú)法滿足規(guī)則的地方給以后的認(rèn)證帶來(lái)麻煩。

---------------------------------------------------------------------------------------------

二、輻射源距離接口太近

最典型的輻射源莫過(guò)于晶振，每一個(gè)PCB工程師都知道晶振應(yīng)該遠(yuǎn)離I/O接口，但是產(chǎn)品設(shè)計(jì)工程師所要求的PCB往往尺寸有限，器件繁多，于是在經(jīng)過(guò)種種考慮后，PCB工程師“不得不”把晶振放置在I/O接口處。無(wú)論在其他地方花了多少心思去考慮EMC，一個(gè)不合理布局的晶振會(huì)很輕易將你的努力毀于一旦。

在PCB設(shè)計(jì)時(shí)首先要考慮輻射源的排放位置，盡量遠(yuǎn)離拉手條和電源輸入端口。對(duì)于晶振，在PCB上的影射區(qū)域一定要鋪銅處理，其輸出端引線不允許走PCB的表層，應(yīng)走在內(nèi)層(如能再做包地走線處理則更為理想)。其輸出串聯(lián)相應(yīng)的磁珠。另外，PCB層劃分和分層也是影響輻射發(fā)射指標(biāo)的一個(gè)關(guān)鍵因素，應(yīng)該結(jié)合單板的具體情況統(tǒng)籌考慮處理。

拉手條：插在背板上的子卡需要一個(gè)把手，便于把它從背板上拽下來(lái)，這個(gè)把手就叫拉手條。

------------------------------------------------------------

經(jīng)典案例描述：

M產(chǎn)品進(jìn)行EMC摸底測(cè)試，發(fā)現(xiàn)在50MHz、75MHz頻點(diǎn)嚴(yán)重超標(biāo)，在100MHz、125MHz……等25MHz的倍頻點(diǎn)的幅值也很大，接近CLASS A級(jí)限值線。

由幅值較高的頻點(diǎn)均為25MHz倍頻的實(shí)驗(yàn)現(xiàn)象，懷疑設(shè)備內(nèi)部存在25MHz晶振并且對(duì)該晶振的處理不當(dāng)。經(jīng)查，發(fā)現(xiàn)有兩種接口板上有25MHz晶振。近場(chǎng)探測(cè)證實(shí)正是這兩塊板附近25MHz的倍頻點(diǎn)發(fā)射較大。檢查單板的PCB，發(fā)現(xiàn)PCB及對(duì)晶振的處理主要存在以下缺陷：

1）晶振距離拉手條過(guò)近；

2）晶振輸出端引線在PCB的表層上走了很遠(yuǎn)一段距離；

3）晶振在PCB上的影射區(qū)域沒(méi)有完整的鋪銅；

4）晶振距離電源輸入端口距離過(guò)近；

5）PCB分層不合理，其中一塊6層板只有一層是作了很多分割的地層。

這些因素為晶振上的騷擾提供了傳播途徑，騷擾可以通過(guò)臨近的走線和電源線耦合到其他單板和電纜，同時(shí)還可以通過(guò)空間直接耦合到機(jī)盒外，引起輻射發(fā)射超標(biāo)。

在晶振的外殼上用銅箔進(jìn)行局部屏蔽和接地處理后重新測(cè)試，100MHz～300MHz之間的25MHz的諧波基本消除，50MHz和75MHZ頻點(diǎn)的幅值也大幅下降了近10dB，可以達(dá)到指標(biāo)的要求，測(cè)試通過(guò)。 ?

---------------------------------------------------------------------------------------------

三、關(guān)鍵信號(hào)線未布內(nèi)層

關(guān)鍵信號(hào)線特別是時(shí)鐘線要走內(nèi)層也是PCB布線的一個(gè)基本常識(shí)。但是哪些線屬于關(guān)鍵信號(hào)線呢？人們往往十分注意從晶體、晶振、時(shí)鐘驅(qū)動(dòng)器里面出來(lái)的時(shí)鐘線，卻往往忽視了另一類(lèi)具有周期性質(zhì)的走線——譬如特定的地址線。

對(duì)于周期性信號(hào)線(其頻譜幅值大)不僅僅自身要避免在表層過(guò)多走線，而且對(duì)于在內(nèi)部與之并行臨近的走線也要考慮是否允許通過(guò)過(guò)孔走出內(nèi)層。

有關(guān)內(nèi)容詳見(jiàn)：信號(hào)與系統(tǒng)，主要參看“傅里葉變換與頻域分析”這部分。

------------------------------------------------------------

經(jīng)典案例描述

某產(chǎn)品在RE測(cè)試時(shí)，37.5MHz處存在較大的輻射，測(cè)試曲線如下：

因?yàn)?7.5MHz是12.5MHz的3倍頻，我們懷疑與板上25MHz晶振有關(guān)，于是將輸出端33ohm電阻斷開(kāi)，結(jié)果37.5MHz輻射沒(méi)了，附近頻段也很干凈。這說(shuō)明37.5MHz頻點(diǎn)確實(shí)和25MHz時(shí)鐘有關(guān)。

經(jīng)過(guò)分析，我們發(fā)現(xiàn)37MHz時(shí)鐘流向圖是：

FPGA出來(lái)的A0、A1、A2、A3、A4地址線，在無(wú)業(yè)務(wù)狀態(tài)下，根據(jù)協(xié)議要求 A3/A4將產(chǎn)生規(guī)則的01010101......交替信號(hào)，由25MHz時(shí)鐘上升沿觸發(fā)，其頻率是12.5MHz。 37.5MHZ正是其3次諧波。而協(xié)議要求A0、A1、A2電平每變化一次要加入1F，其信號(hào)不是周期性變化的方波。由于我們一般認(rèn)為地址線的干擾較小，不會(huì)產(chǎn)生周期性干擾，所以在PCB布局布線時(shí)沒(méi)有注意，走在表面層，并且走線很長(zhǎng)，到達(dá)背板后延伸至其他單板。實(shí)際這兩位地址線中的信號(hào)卻是周期性的矩形波，與時(shí)鐘信號(hào)波形完全相同。較長(zhǎng)的走線，周期性變化的信號(hào)，加上表面走線導(dǎo)致這一段線路的輻射超標(biāo)。測(cè)試時(shí)候我們切斷A3、A4兩根地址線的時(shí)鐘匹配電阻，37.5MHz干擾消失，證明了我們的判斷是正確的。在后來(lái)的改板中糾正了設(shè)計(jì)缺陷后，37.5MHz干擾不再出現(xiàn)。

---------------------------------------------------------------------------------------------

四、電源地平面分割不合理

在測(cè)試的時(shí)候，電源地的分割問(wèn)題也是最容易出問(wèn)題的地方之一。電源地平面地分割問(wèn)題是PCB EMC設(shè)計(jì)中存在地老問(wèn)題，不同的工程師有不同的看法，甚至到現(xiàn)在也沒(méi)有達(dá)成統(tǒng)一。目前存在兩種意見(jiàn)：

觀點(diǎn)1：隔離信號(hào)地系統(tǒng)

單板的GND是個(gè)獨(dú)立的系統(tǒng)，不和PGND發(fā)生聯(lián)系，與設(shè)備內(nèi)部形成閉環(huán)系統(tǒng)，只通過(guò)DC/DC與外部相連。板上地PGND是結(jié)構(gòu)在背板、單板上的延伸，用于屏蔽、防護(hù)器件的能量泄放、防靜電。BGND是-48V的回流線，出于安全考慮，BGND要和結(jié)構(gòu)外殼連接，單點(diǎn)連接即可，通常在電源單元進(jìn)設(shè)備的入口處，或者設(shè)備的供電柜上作BGND和PGND短接。

GND作為數(shù)字信號(hào)的回流地，主要是同低壓電源發(fā)生能量傳遞關(guān)系，其絕對(duì)電位并不會(huì)影響工作狀態(tài)，重要的是與電源之間產(chǎn)生穩(wěn)定的電位差給器件工作。因而出于擔(dān)心GND上面存在干擾電平或者絕對(duì)電位與機(jī)殼不一致而將其連接起來(lái)的做法理由并不充分。業(yè)內(nèi)現(xiàn)階段流行GND與機(jī)架連接的目的是遏制GND上的高頻噪聲。

GND和相應(yīng)的電源作為一個(gè)隔離的系統(tǒng)，不會(huì)產(chǎn)生靜電積累問(wèn)題。靜電積累是有前提條件，首先要有物質(zhì)之間的相互摩擦；其次這種摩擦能夠?qū)е麓罅康碾姾赊D(zhuǎn)移；第三，能夠引起靜電積累材料的往往都是絕緣的非金屬，因?yàn)檫@些物質(zhì)自身不能同空氣發(fā)生緩慢的放電過(guò)程，金屬和其它導(dǎo)電物質(zhì)具備向空氣緩慢放電地特質(zhì)，因此它們不易產(chǎn)生靜電積累。只要將GND完全隔離，避免使其和外界發(fā)生摩擦，就沒(méi)有必要給GND接電阻到結(jié)構(gòu)以泄放靜電電荷。 ?

------------------------------------------------------------

觀點(diǎn)2：統(tǒng)一信號(hào)地系統(tǒng)

產(chǎn)品的GND和結(jié)構(gòu)主體徹底合并成同一個(gè)網(wǎng)絡(luò)，PGND代表結(jié)構(gòu)和結(jié)構(gòu)在背（單）板上的衍生網(wǎng)絡(luò)，PGND在電氣網(wǎng)絡(luò)上就是GND。這個(gè)方案的關(guān)鍵是如何“統(tǒng)一”！ GND和結(jié)構(gòu)之間連接關(guān)系只有“多點(diǎn)接地”才是滿足EMC要求的。因此每塊單板需要搭配金屬大平板，螺釘連接以保證良好接地，并且接地點(diǎn)之間間距滿足1/20波長(zhǎng)規(guī)則。

當(dāng)GND作為信號(hào)回流通道時(shí)它就是GND，當(dāng)作為靜電泄放、屏蔽等用途時(shí)又是PGND。這種“一地兩用”地理論基礎(chǔ)是高頻電路與電磁場(chǎng)和電磁波理論。對(duì)任何信號(hào)而言，信號(hào)回流走最低阻抗通道，不是物理上的最小路徑。到了高頻下，趨膚效應(yīng)顯著，即使一塊金屬板，正面和反面對(duì)高頻都是兩個(gè)通道。最低阻抗地原則和趨膚效應(yīng)保證了即使GND接到結(jié)構(gòu)上，高速信號(hào)地回流也不會(huì)到處都是，它始終在信號(hào)線的下方，與信號(hào)線互為耦合，環(huán)路電感達(dá)到最小。這種做法是隨著電子產(chǎn)品信號(hào)頻率不斷升高，電磁兼容要求日益嚴(yán)酷的背景下應(yīng)運(yùn)而生的。實(shí)現(xiàn)這個(gè)規(guī)劃的難度在于這個(gè)方案考慮了高頻但是對(duì)低頻干擾存在風(fēng)險(xiǎn)，由于結(jié)構(gòu)與GND在事實(shí)上連在一起，因此，結(jié)構(gòu)必須良好接大地。否則不但不能泄放干擾，相反還會(huì)引導(dǎo)干擾損壞器件。實(shí)現(xiàn)該方案的第二個(gè)難度在于“接地”。單板的GND如果通過(guò)單點(diǎn)和結(jié)構(gòu)相連，這不是EMC的“接地”，這樣做的后果是：高頻干擾依然沒(méi)有遏制，卻給了低頻干擾一個(gè)通道長(zhǎng)驅(qū)直入。EMC接地必須多點(diǎn)把GND連接到結(jié)構(gòu)，其次接地點(diǎn)之間地間距滿足設(shè)備最高的主要工作頻率波長(zhǎng)的1/20。第三，不能完全指望螺釘接地，單板必須是金屬化孔亮銅直接與結(jié)構(gòu)平面“面-面”接觸，并且壓緊，螺釘可以用尼龍的，因?yàn)槁葆敳皇墙拥赜玫?，螺釘達(dá)不到高頻接地要求。落實(shí)這幾條措施才是達(dá)到“GND接地”地目的，否則只是形式上的接地，事實(shí)上的“不良接地”。

這個(gè)方案的優(yōu)點(diǎn)是GND上的干擾通過(guò)結(jié)構(gòu)低阻抗通道泄放到大地，減小空間輻射幅度，有利于EMC。不足是增加接地系統(tǒng)的復(fù)雜性，并且結(jié)構(gòu)成本有增加。

------------------------------------------------------------

總結(jié)：分割地將對(duì)PCB Layout提出很高的要求，若 PCB 工程師不精通原理圖，不完全了解每條信號(hào)的返回路徑，地分割不合理很容易把信號(hào)的最佳返回路經(jīng)給切斷了，被切斷最佳返回路經(jīng)的信號(hào)必須要通過(guò)別的途徑返回，這樣返回信號(hào)很可能會(huì)出現(xiàn)狼入羊群、羊入狼群的不良現(xiàn)象。環(huán)路面積的增加也會(huì)使得 EMI 輻射更加嚴(yán)重。所以盡量采用統(tǒng)一地，對(duì)不同類(lèi)型的地可用磁珠隔離。如下圖虛線框內(nèi)磁珠隔離了 AGND 和 PGND。

BGND是-48V的回流線，同樣原因，BGND要和結(jié)構(gòu)外殼連接，單點(diǎn)連接即可。這個(gè)方案的結(jié)果是DC/DC兩端的地通過(guò)結(jié)構(gòu)短接在一起。用直流的眼光看，BGND、PGND、GND是等電位。為了達(dá)到DC/DC輸入輸出兩端交流隔離的目的，一般要求BGND僅僅單點(diǎn)連接結(jié)構(gòu)，并且只在設(shè)備電源入口。

對(duì)于采用-48V的單板，其-48V電源和地平面(走線)應(yīng)當(dāng)注意，在單板上，電源部分必須單獨(dú)劃分出去，要充分考慮不要和單板上面信號(hào)部分產(chǎn)生干擾。因?yàn)閿?shù)字干擾很容易通過(guò)電源線輻射出去。

------------------------------------------------------------

經(jīng)典案例：-48V電源地受信號(hào)地耦合造成干擾

某基帶在RE測(cè)試時(shí)發(fā)現(xiàn)在頻點(diǎn)32.76MHZ處輻射較高，準(zhǔn)峰值為53.8dB超過(guò)CLASS A限值近4dB，結(jié)果如下圖所示：

在定位過(guò)程中發(fā)現(xiàn)，主控板不插在槽位的時(shí)輻射就會(huì)消失，只要主控板一插上無(wú)論其它單板如何配置，該點(diǎn)的輻射均存在。過(guò)程中還發(fā)現(xiàn)在電源線上串上磁環(huán)，該點(diǎn)的輻射也消失。為了確定輻射源的耦合途徑，首先對(duì)背板和主控板的PCB進(jìn)行了詳細(xì)的審查，發(fā)現(xiàn)：

1）CellBus時(shí)鐘走線是采用兩端匹配的方式，通過(guò)上拉電阻匹配到VTT層，原理圖如下。

2）VTT和-48V、-48V_GND的電源平面有大面積的重合。

若VTT濾波電容選擇不合理，可能會(huì)把干擾傳入VTT層，而VTT層與-48V電源層在主控板上有大面積的重合，-48V電源層很有可能被耦合到干擾。

最后經(jīng)過(guò)定位確認(rèn)正是VTT電源層受到CellBus的影響后，對(duì)-48V電源層耦合，然后通過(guò)電源線對(duì)外輻射造成超標(biāo)。

---------------------------------------------------------------------------------------------

五、530K～1.71MHz單桿天線輻射超標(biāo)

1、案例1-DCDC電源模塊

1）試品EUT單桿天線輻射超標(biāo)

如下圖，標(biāo)準(zhǔn)線(綠色粗線)30dBuV/m，EUT測(cè)試55.19dBuV/m。

由于頻譜超標(biāo)帶寬較寬，可以判定非時(shí)鐘、晶振輻射超標(biāo)引起，初步判定輻射在電源。最終對(duì)EMC有決定性影響的是輸入端口噪聲，本案例中U4的頻率200KHz，工作電流200mA。RE測(cè)試中的低頻失敗一般由開(kāi)關(guān)電源和地處理不良引起。

DCDC電源模塊生產(chǎn)廠家EMC測(cè)試報(bào)告RE項(xiàng)截圖：

如上圖紫色框所示，與前述EMC超標(biāo)頻段完全重合，故干擾來(lái)源于此DCDC電源模塊。

---------------------------------

2）EMC測(cè)試Setup布置圖

---------------------------------

3）整改過(guò)程

按原電路的參數(shù)不能通過(guò)測(cè)試。

二極管D2不要短接，否則超標(biāo)更嚴(yán)重，說(shuō)明U4的VIN有正向騷擾電壓向外傳導(dǎo)至連接LISN的電纜線，形成輻射。一旦連接BAT+、BAT-就會(huì)超標(biāo)，縮短線長(zhǎng)無(wú)果。

此處GND最終是連接Chassis的，若將GND與DGND共一個(gè)地，測(cè)試通過(guò)。那么只需要在兩個(gè)地之間增加交流通路，且其阻抗足夠小即可。此處DCDC模塊為電壓驅(qū)動(dòng)源，BAT+、BAT-及其連接線為天線。

實(shí)際測(cè)試10nF效果很好。如下圖，低于20dBuV/m。

---------------------------------

4）原因分析與解決

初次級(jí)間加了Y電容后，共模干擾將通過(guò)Y電容旁路到初級(jí)地，使得大部分的共模噪聲在電源內(nèi)部流動(dòng)，從而大幅度減少流經(jīng)大地的共模干擾。如下圖。

對(duì)于浮地產(chǎn)品而言，主要通過(guò)串聯(lián)磁珠（或增大共模阻抗），防止共模電壓轉(zhuǎn)化為差模電壓，干擾敏感電路；其次，要注意PCB的布線，不僅使PCB板的各個(gè)電路對(duì)其參考地（數(shù)字地GND，而非接地產(chǎn)品的機(jī)殼地PG）保持零電位，而且在I/O、RST、CS（片選）等關(guān)鍵信號(hào)的濾波電路放置。這樣，再惡劣的共模干擾也不會(huì)對(duì)數(shù)字電路產(chǎn)生干擾了。

解決開(kāi)關(guān)電源EMI常規(guī)做法：①Y電容、②共模電感、③優(yōu)化變壓器、④近場(chǎng)耦合路徑、⑤屏蔽。