面試官：今天想跟你聊聊Java內(nèi)存模型，這塊你了解過(guò)嗎？

候選者：嗯，我簡(jiǎn)單說(shuō)下我的理解吧。那我就從為什么要有Java內(nèi)存模型開(kāi)始講起吧

面試官：開(kāi)始你的表演吧。

候選者：那我先說(shuō)下背景吧

候選者：1. 現(xiàn)有計(jì)算機(jī)往往是多核的，每個(gè)核心下會(huì)有高速緩存。高速緩存的誕生是由于「CPU與內(nèi)存(主存)的速度存在差異」，L1和L2緩存一般是「每個(gè)核心獨(dú)占」一份的。

候選者：2. 為了讓CPU提高運(yùn)算效率，處理器可能會(huì)對(duì)輸入的代碼進(jìn)行「亂序執(zhí)行」，也就是所謂的「指令重排序」

候選者：3. 一次對(duì)數(shù)值的修改操作往往是非原子性的（比如i++實(shí)際上在計(jì)算機(jī)執(zhí)行時(shí)就會(huì)分成多個(gè)指令）

候選者：在永遠(yuǎn)單線程下，上面所講的均不會(huì)存在什么問(wèn)題，因?yàn)閱尉€程意味著無(wú)并發(fā)。并且在單線程下，編譯器/runtime/處理器都必須遵守as-if-serial語(yǔ)義，遵守as-if-serial意味著它們不會(huì)對(duì)「數(shù)據(jù)依賴關(guān)系的操作」做重排序。

候選者：CPU為了效率，有了高速緩存、有了指令重排序等等，整塊架構(gòu)都變得復(fù)雜了。我們寫(xiě)的程序肯定也想要「充分」利用CPU的資源??！于是乎，我們使用起了多線程

候選者：多線程在意味著并發(fā)，并發(fā)就意味著我們需要考慮線程安全問(wèn)題

候選者：1. 緩存數(shù)據(jù)不一致：多個(gè)線程同時(shí)修改「共享變量」，CPU核心下的高速緩存是「不共享」的，那多個(gè)cache與內(nèi)存之間的數(shù)據(jù)同步該怎么做？

候選者：2. CPU指令重排序在多線程下會(huì)導(dǎo)致代碼在非預(yù)期下執(zhí)行，最終會(huì)導(dǎo)致結(jié)果存在錯(cuò)誤的情況。

候選者：針對(duì)于「緩存不一致」問(wèn)題，CPU也有其解決辦法，常被大家所認(rèn)識(shí)的有兩種：

候選者：1.使用「總線鎖」：某個(gè)核心在修改數(shù)據(jù)的過(guò)程中，其他核心均無(wú)法修改內(nèi)存中的數(shù)據(jù)。（類似于獨(dú)占內(nèi)存的概念，只要有CPU在修改，那別的CPU就得等待當(dāng)前CPU釋放）

候選者：2.緩存一致性協(xié)議（MESI協(xié)議，其實(shí)協(xié)議有很多，只是舉個(gè)大家都可能見(jiàn)過(guò)的）。MESI拆開(kāi)英文是（Modified （修改狀態(tài)）、Exclusive （獨(dú)占狀態(tài)）、Share（共享狀態(tài)）、Invalid（無(wú)效狀態(tài)））

候選者：緩存一致性協(xié)議我認(rèn)為可以理解為「緩存鎖」，它針對(duì)的是「緩存行」(Cache line) 進(jìn)行”加鎖”，所謂「緩存行」其實(shí)就是 高速緩存 存儲(chǔ)的最小單位。

面試官：嗯…

候選者：MESI協(xié)議的原理大概就是：當(dāng)每個(gè)CPU讀取共享變量之前，會(huì)先識(shí)別數(shù)據(jù)的「對(duì)象狀態(tài)」(是修改、還是共享、還是獨(dú)占、還是無(wú)效)。

候選者：如果是獨(dú)占，說(shuō)明當(dāng)前CPU將要得到的變量數(shù)據(jù)是最新的，沒(méi)有被其他CPU所同時(shí)讀取

候選者：如果是共享，說(shuō)明當(dāng)前CPU將要得到的變量數(shù)據(jù)還是最新的，有其他的CPU在同時(shí)讀取，但還沒(méi)被修改

候選者：如果是修改，說(shuō)明當(dāng)前CPU正在修改該變量的值，同時(shí)會(huì)向其他CPU發(fā)送該數(shù)據(jù)狀態(tài)為invalid(無(wú)效)的通知，得到其他CPU響應(yīng)后（其他CPU將數(shù)據(jù)狀態(tài)從共享(share)變成invalid(無(wú)效)），會(huì)當(dāng)前CPU將高速緩存的數(shù)據(jù)寫(xiě)到主存，并把自己的狀態(tài)從modify(修改)變成exclusive(獨(dú)占)

候選者：如果是無(wú)效，說(shuō)明當(dāng)前數(shù)據(jù)是被改過(guò)了，需要從主存重新讀取最新的數(shù)據(jù)。

候選者：其實(shí)MESI協(xié)議做的就是判斷「對(duì)象狀態(tài)」，根據(jù)「對(duì)象狀態(tài)」做不同的策略。關(guān)鍵就在于某個(gè)CPU在對(duì)數(shù)據(jù)進(jìn)行修改時(shí)，需要「同步」通知其他CPU，表示這個(gè)數(shù)據(jù)被我修改了，你們不能用了。

候選者：比較于「總線鎖」，MESI協(xié)議的”鎖粒度”更小了，性能那肯定會(huì)更高咯

面試官：但據(jù)我了解，CPU還有優(yōu)化，你還知道嗎？

候選者：嗯，還是了解那么一點(diǎn)點(diǎn)的。

候選者：從前面講到的，可以發(fā)現(xiàn)的是：當(dāng)CPU修改數(shù)據(jù)時(shí)，需要「同步」告訴其他的CPU，等待其他CPU響應(yīng)接收到invalid(無(wú)效)后，它才能將高速緩存數(shù)據(jù)寫(xiě)到主存。

候選者：同步，意味著等待，等待意味著什么都干不了。CPU肯定不樂(lè)意啊，所以又優(yōu)化了一把。

候選者：優(yōu)化思路就是從「同步」變成「異步」。

候選者：在修改時(shí)會(huì)「同步」告訴其他CPU，而現(xiàn)在則把最新修改的值寫(xiě)到「store buffer」中，并通知其他CPU記得要改狀態(tài)，隨后CPU就直接返回干其他事了。等到收到其它CPU發(fā)過(guò)來(lái)的響應(yīng)消息，再將數(shù)據(jù)更新到高速緩存中。

候選者：其他CPU接收到invalid(無(wú)效)通知時(shí)，也會(huì)把接收到的消息放入「invalid queue」中，只要寫(xiě)到「invalid queue」就會(huì)直接返回告訴修改數(shù)據(jù)的CPU已經(jīng)將狀態(tài)置為「invalid」

候選者：而異步又會(huì)帶來(lái)新問(wèn)題：那我現(xiàn)在CPU修改完A值，寫(xiě)到「store buffer」了，CPU就可以干其他事了。那如果該CPU又接收指令需要修改A值，但上一次修改的值還在「store buffer」中呢，沒(méi)修改至高速緩存呢。

候選者：所以CPU在讀取的時(shí)候，需要去「store buffer」看看存不存在，存在則直接取，不存在才讀主存的數(shù)據(jù)?！維tore Forwarding】

候選者：好了，解決掉第一個(gè)異步帶來(lái)的問(wèn)題了。（相同的核心對(duì)數(shù)據(jù)進(jìn)行讀寫(xiě)，由于異步，很可能會(huì)導(dǎo)致第二次讀取的還是舊值，所以首先讀「store buffer」。

面試官：還有其他？

候選者：那當(dāng)然啊，那「異步化」會(huì)導(dǎo)致相同核心讀寫(xiě)共享變量有問(wèn)題，那當(dāng)然也會(huì)導(dǎo)致「不同」核心讀寫(xiě)共享變量有問(wèn)題啊

候選者：CPU1修改了A值，已把修改后值寫(xiě)到「store buffer」并通知CPU2對(duì)該值進(jìn)行invalid(無(wú)效)操作，而CPU2可能還沒(méi)收到invalid(無(wú)效)通知，就去做了其他的操作，導(dǎo)致CPU2讀到的還是舊值。

候選者：即便CPU2收到了invalid(無(wú)效)通知，但CPU1的值還沒(méi)寫(xiě)到主存，那CPU2再次向主存讀取的時(shí)候，還是舊值…

候選者：變量之間很多時(shí)候是具有「相關(guān)性」(a=1;b=0;b=a)，這對(duì)于CPU又是無(wú)感知的…

候選者：總體而言，由于CPU對(duì)「緩存一致性協(xié)議」進(jìn)行的異步優(yōu)化「store buffer」「invalid queue」，很可能導(dǎo)致后面的指令很可能查不到前面指令的執(zhí)行結(jié)果（各個(gè)指令的執(zhí)行順序非代碼執(zhí)行順序），這種現(xiàn)象很多時(shí)候被稱作「CPU亂序執(zhí)行」

候選者：為了解決亂序問(wèn)題（也可以理解為可見(jiàn)性問(wèn)題，修改完沒(méi)有及時(shí)同步到其他的CPU），又引出了「內(nèi)存屏障」的概念。

面試官：嗯…

候選者：「內(nèi)存屏障」其實(shí)就是為了解決「異步優(yōu)化」導(dǎo)致「CPU亂序執(zhí)行」/「緩存不及時(shí)可見(jiàn)」的問(wèn)題，那怎么解決的呢？嗯，就是把「異步優(yōu)化」給”禁用“掉（：

候選者：內(nèi)存屏障可以分為三種類型：寫(xiě)屏障，讀屏障以及全能屏障（包含了讀寫(xiě)屏障），屏障可以簡(jiǎn)單理解為：在操作數(shù)據(jù)的時(shí)候，往數(shù)據(jù)插入一條”特殊的指令”。只要遇到這條指令，那前面的操作都得「完成」。

候選者：那寫(xiě)屏障就可以這樣理解：CPU當(dāng)發(fā)現(xiàn)寫(xiě)屏障的指令時(shí)，會(huì)把該指令「之前」存在于「store Buffer」所有寫(xiě)指令刷入高速緩存。

候選者：通過(guò)這種方式就可以讓CPU修改的數(shù)據(jù)可以馬上暴露給其他CPU，達(dá)到「寫(xiě)操作」可見(jiàn)性的效果。

候選者：那讀屏障也是類似的：CPU當(dāng)發(fā)現(xiàn)讀屏障的指令時(shí)，會(huì)把該指令「之前」存在于「invalid queue」所有的指令都處理掉

候選者：通過(guò)這種方式就可以確保當(dāng)前CPU的緩存狀態(tài)是準(zhǔn)確的，達(dá)到「讀操作」一定是讀取最新的效果。

候選者：由于不同CPU架構(gòu)的緩存體系不一樣、緩存一致性協(xié)議不一樣、重排序的策略不一樣、所提供的內(nèi)存屏障指令也有差異，為了簡(jiǎn)化Java開(kāi)發(fā)人員的工作。Java封裝了一套規(guī)范，這套規(guī)范就是「Java內(nèi)存模型」

候選者：再詳細(xì)地說(shuō)，「Java內(nèi)存模型」希望 屏蔽各種硬件和操作系統(tǒng)的訪問(wèn)差異，保證了Java程序在各種平臺(tái)下對(duì)內(nèi)存的訪問(wèn)都能得到一致效果。目的是解決多線程存在的原子性、可見(jiàn)性（緩存一致性）以及有序性問(wèn)題。

面試官：那要不簡(jiǎn)單聊聊Java內(nèi)存模型的規(guī)范和內(nèi)容吧？

候選者：不了，怕一聊就是一個(gè)下午，下次吧？

本文總結(jié)：

• 并發(fā)問(wèn)題產(chǎn)生的三大根源是「可見(jiàn)性」「有序性」「原子性」
• 可見(jiàn)性：CPU架構(gòu)下存在高速緩存，每個(gè)核心下的L1/L2高速緩存不共享（不可見(jiàn)）
• 有序性：主要有三方面可能導(dǎo)致打破
• 編譯器優(yōu)化導(dǎo)致重排序（編譯器可以在不改變單線程程序語(yǔ)義的情況下，可以對(duì)代碼語(yǔ)句順序進(jìn)行調(diào)整重新排序）
• 指令集并行重排序（CPU原生就有可能將指令進(jìn)行重排）
• 內(nèi)存系統(tǒng)重排序（CPU架構(gòu)下很可能有store buffer /invalid queue 緩沖區(qū)，這種「異步」很可能會(huì)導(dǎo)致指令重排）
• 原子性：Java的一條語(yǔ)句往往需要多條 CPU 指令完成(i++)，由于操作系統(tǒng)的線程切換很可能導(dǎo)致 i++ 操作未完成，其他線程“中途”操作了共享變量 i ，導(dǎo)致最終結(jié)果并非我們所期待的。
• 在CPU層級(jí)下，為了解決「緩存一致性」問(wèn)題，有相關(guān)的“鎖”來(lái)保證，比如“總線鎖”和“緩存鎖”。
• 總線鎖是鎖總線，對(duì)共享變量的修改在相同的時(shí)刻只允許一個(gè)CPU操作。
• 緩存鎖是鎖緩存行(cache line)，其中比較出名的是MESI協(xié)議，對(duì)緩存行標(biāo)記狀態(tài)，通過(guò)“同步通知”的方式，來(lái)實(shí)現(xiàn)(緩存行)數(shù)據(jù)的可見(jiàn)性和有序性
• 但“同步通知”會(huì)影響性能，所以會(huì)有內(nèi)存緩沖區(qū)(store buffer/invalid queue)來(lái)實(shí)現(xiàn)「異步」進(jìn)而提高CPU的工作效率
• 引入了內(nèi)存緩沖區(qū)后，又會(huì)存在「可見(jiàn)性」和「有序性」的問(wèn)題，平日大多數(shù)情況下是可以享受「異步」帶來(lái)的好處的，但少數(shù)情況下，需要強(qiáng)「可見(jiàn)性」和「有序性」，只能”禁用”緩存的優(yōu)化。
• “禁用”緩存優(yōu)化在CPU層面下有「內(nèi)存屏障」，讀屏障/寫(xiě)屏障/全能屏障，本質(zhì)上是插入一條”屏障指令”，使得緩沖區(qū)(store buffer/invalid queue)在屏障指令之前的操作均已被處理，進(jìn)而達(dá)到 讀寫(xiě) 在CPU層面上是可見(jiàn)和有序的。
• 不同的CPU實(shí)現(xiàn)的架構(gòu)和優(yōu)化均不一樣，Java為了屏蔽硬件和操作系統(tǒng)訪問(wèn)內(nèi)存的各種差異，提出了「Java內(nèi)存模型」的規(guī)范，保證了Java程序在各種平臺(tái)下對(duì)內(nèi)存的訪問(wèn)都能得到一致效果

對(duì)線面試官PDF版本，可+V: java3yyy 免費(fèi)領(lǐng)取