集成電路的分類

功能結(jié)構(gòu)

集成電路，又稱為IC，按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路、數(shù)字集成電路和數(shù)/?；旌霞呻娐啡箢?。 模擬集成電路又稱線性電路，用來產(chǎn)生、放大和處理各種模擬信號(指幅度隨時間變化的信號。例如半導(dǎo)體收音機的音頻信號、錄放機的磁帶信號等)，其輸入信號和輸出信號成比例關(guān)系。而數(shù)字集成電路用來產(chǎn)生、放大和處理各種數(shù)字信號(指在時間上和幅度上離散取值的信號。例如3G手機、數(shù)碼相機、電腦CPU、數(shù)字電視的邏輯控制和重放的音頻信號和視頻信號)。

03

—

集成電路芯片設(shè)計

自從芯片誕生以來，芯片的發(fā)展基本上遵循了英特爾公司創(chuàng)始人之一的Gordon E. Moore 1965年預(yù)言的摩爾定律。該定律說：當價格不變時，集成電路上可容納的晶體管數(shù)目，約每隔18個月便會增加一倍，性能也將提升一倍。換言之，每一元所能買到的電腦性能，將每隔18個月翻兩倍以上。

芯片設(shè)計是集成電路產(chǎn)業(yè)鏈中的關(guān)鍵環(huán)節(jié)，是連接市場需求和芯片加工的重要橋梁，是表現(xiàn)芯片創(chuàng)意、知識產(chǎn)權(quán)與專利的重要載體。設(shè)計的本質(zhì)是創(chuàng)新，芯片加工工藝存在著物理限制的可能，而芯片設(shè)計則可以在不同層次的加工舞臺上發(fā)揮無盡的創(chuàng)造活力，從這個意義上說，忽略設(shè)計，就忽略了明天，掌握了設(shè)計，就掌握了未來。

04

—

集成電路芯片設(shè)計流程

根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計成本，縮短設(shè)計周期以保證全局優(yōu)化，設(shè)計出滿足要求的集成電路。

05

集成電路芯片設(shè)計設(shè)計規(guī)模及工藝

設(shè)計規(guī)模：一般以等效邏輯門來計算，一個二輸入與非門算1個門，一個觸發(fā)器等效6個門，現(xiàn)在SoC(系統(tǒng)級芯片)都在100萬門-1000萬門級別。

工藝節(jié)點：一般以MOS晶體管溝通長度的特征值來表征工藝節(jié)點，如0.18um、0.13um、90nm、65nm、40nm、28nm為了降低成本，縮小芯片面積，還會有0.162um、0.11um、55nm等半工藝節(jié)點，它是通過光學(xué)的處理方法把版圖數(shù)據(jù)X、Y方向各縮小10%，達到面積縮小20%。

06

集成電路必備技術(shù)基礎(chǔ)知識

(1)硬件描述語言知識。熟悉硬件描述語言(比如VerilogHDL)的基礎(chǔ)語法、高級語法和與之匹配的硬件電路設(shè)計基礎(chǔ)、高級電路設(shè)計案例等，理解VerilogHDL語法基礎(chǔ)，了解邏輯電路、時序綜合和狀態(tài)機等復(fù)雜電路設(shè)計問題。

(2)電子設(shè)計自動化工具知識。熟練掌握模擬集成電路設(shè)計及仿真工具Cadence Spectre、版圖設(shè)計工具Cadence Virtuoso、物理驗證工具Mentor Calibre等的使用方法，數(shù)字方面掌握數(shù)字仿真設(shè)計工具Modelsim、邏輯綜合工具Design Compiler、數(shù)字后端版圖工具IC Compiler和Encounter等使用方法。

(3)集成電路設(shè)計流程知識。熟悉利用電子設(shè)計自動化(EDA)工具進行電路仿真、綜合、版圖設(shè)計、寄生參數(shù)提取和后仿真等設(shè)計流程。參考芯想事成：【零基礎(chǔ)芯片入門課】Day 29 IC設(shè)計基礎(chǔ)筆記

(4)集成電路制造工藝開發(fā)知識。熟悉半導(dǎo)體制造工藝全貌、前段制程概述、清洗和干燥濕法工藝、離子注入和熱處理工藝、光刻工藝、刻蝕工藝、成膜工藝、平坦化 (CMP)工藝、CMOS工藝流程、后段制程工藝、后段制程等。

(5)集成電路封裝設(shè)計知識。了解封裝工藝流程、氣密性封裝與非氣密性封裝、典型封裝技術(shù)、幾種先進封裝技術(shù)、封裝性能的表征、封裝缺陷與失效、缺陷與失效的分析技術(shù)

(6)集成電路測試技術(shù)及失效分析知識。了解集成電路測試流程，測試原理以及集成運算放大器、電源管理芯片、電可擦除編程只讀存儲器芯片、微控制器芯片、數(shù)模轉(zhuǎn)換芯片等常見產(chǎn)品的測試方法。

07

數(shù)字集成電路設(shè)計要求

前端設(shè)計篇

青銅段位要求：能根據(jù)硬件描述語言代碼，分析數(shù)字電路基礎(chǔ)邏輯功能的設(shè)計原理;能根據(jù)功能規(guī)范，使用硬件描述語言進行數(shù)字電路基礎(chǔ)功能模塊的設(shè)計開發(fā);能使用仿真工具對代碼進行仿真、編譯和調(diào)試，完成功能仿真。必備知識：數(shù)字邏輯電路基礎(chǔ)知識、硬件描述語言基礎(chǔ)知識。

黃金段位要求：能根據(jù)應(yīng)用需求與電路整體架構(gòu)，確定復(fù)雜數(shù)字電路功能模塊架構(gòu)、可測性方案及實施方案;能根據(jù)復(fù)雜數(shù)字電路功能模塊的指標要求，完成相應(yīng)RTL 設(shè)計、仿真、邏輯綜合、一致性檢查、靜態(tài)時序分析、功能驗證等設(shè)計流程。必備知識：可測性方案設(shè)計知識、大規(guī)模數(shù)字集成電路設(shè)計流程知識。

鉆石段位要求：能根據(jù)產(chǎn)品需求，確定系統(tǒng)架構(gòu)及實施方案，進行大規(guī)模SoC 芯片的模塊建模及可行性評估，分解模塊并定義各模塊的功能性能指標;能根據(jù)技術(shù)指標，完成集成電路整體設(shè)計、IP 集成、仿真、邏輯綜合、一致性檢查、靜態(tài)時序分析、功能驗證等設(shè)計流程;能規(guī)劃集成電路整體版圖布局和封裝方案;能規(guī)劃集成電路整體測試評估方案，并組織實施。必備知識：系統(tǒng)架構(gòu)設(shè)計知識、高性能數(shù)字集成電路設(shè)計知識、系統(tǒng)驗證及測試相關(guān)知識、集成電路低功耗設(shè)計技術(shù)知識。

數(shù)字驗證篇

青銅段位要求：能根據(jù)數(shù)字電路設(shè)計方案，提取驗證功能點，撰寫簡單數(shù)字電路驗證文檔;能使用計算機高級編程語言與腳本解釋程序，開發(fā)簡單的模塊級數(shù)字電路驗證環(huán)境，并正確分析數(shù)字電路的邏輯時序;能使用數(shù)字電路電子設(shè)計自動化工具，進行模塊級數(shù)字電路測試及覆蓋率分析。必備知識：數(shù)字集成電路設(shè)計及驗證基礎(chǔ)知識;計算機高級編程語言、硬件描述語言、腳本;編寫語言的基礎(chǔ)使用知識;數(shù)字電路覆蓋率分析基礎(chǔ)知識

黃金段位要求：能根據(jù)復(fù)雜數(shù)字電路模塊的設(shè)計方案，提取驗證功能點，撰寫數(shù)字模塊驗證方案，開發(fā)接口和應(yīng)用場景的測試用例;能使用數(shù)字電路驗證工具，基于驗證語言和腳本語言，開發(fā)復(fù)雜數(shù)字電路驗證環(huán)境;能進行復(fù)雜數(shù)字電路的調(diào)試，定位跟蹤問題，并對問題的解決方案提出建議。必備知識：驗證方法學(xué)知識、數(shù)字電路驗證流程知識、驗證語言和腳本語言知識。

鉆石段位要求：能根據(jù)產(chǎn)品功能需求及性能指標，制訂大規(guī)模SoC 芯片驗證方案，定義各功能測試點、模塊測試用例及覆蓋率指標;能采用UVM 驗證方法學(xué)設(shè)計大規(guī)模SoC 芯片驗證平臺架構(gòu)，搭建大規(guī)模SoC 芯片系統(tǒng)級驗證環(huán)境。必備知識：高級驗證方法學(xué)知識、主流通信協(xié)議知識。