賽題一?極暗環(huán)境下的視頻降噪算法

賽題背景

隨著智能手機等便攜設備的飛速發(fā)展，個人照片及視頻的數量在大幅度的增長，攝像頭的應用場景也越來越復雜。在海量的照片及視頻中，存在大量的暗光場景，圖像的可見度很低，圖像質量并不能滿足用戶的要求。為解決以上問題，多種暗光圖像增強技術已經被提出。但是現有的暗光圖像增強技術在增強的同時，不可避免的引入各種不自然的缺陷，例如過分夸張的細節(jié)或顏色失真等，或者算法過于復雜，處理時間太長，影響用戶體驗。本課題旨在針對智能手機攝像頭模組在環(huán)境亮度<2Lux的極暗環(huán)境下進行拍照及視頻錄制時，采取硬件化的圖像處理算法，顯著提升照片及視頻的信噪比，同時避免引入過多的不自然缺陷，提升用戶體驗，增加產品競爭力。

課題內容及要求

• 任務1：完成一個適用于極暗環(huán)境（<2 lux）的靜態(tài)圖片降噪算法設計（算法類型不限，如基于傳統(tǒng)CV或基于AI）；

• 任務2：完成一個適用于極暗環(huán)境（<2 lux）的動態(tài)視頻降噪算法設計（算法類型不限，如基于傳統(tǒng)CV或基于AI）；

• 任務3：使用硬件描述語言對算法進行定點化實現，并給出相應硬件開銷（或PPA估算）及相比于軟件算法的性能損失；

備注

算法輸入為課題提供的包含原始RAW的視頻圖像幀序列，輸出為經降噪算法處理后的RAW或RGB序列；

算法不能完全使用現有開源算法；若基于開源算法改進，PSNR指標改進量需大于1.5dB，并列出主要改進項；

算法不能調用算法過程不明確的模塊或函數；

若采用AI算法，提供的測試集數據不能參與模型訓練；

軟件算法實現的編程語言為C、C++、Matlab或Python；

硬件算法實現語言為Verilog或VHDL；

評審得分點

• 任務1：靜態(tài)圖片采用測試集PSNR均值（85%權重）及SSIM均值（15%權重）兩個指標綜合考量（百分制）；

• 任務2：視頻輸出結果采用專家從噪聲濾除、細節(jié)保持及顏色恢復等方面進行主觀評測（百分制）；

• 任務3：同等工藝及時序約束下，面積越小得分越高（百分制）；

最終得分權重占比：任務1 (45%) + 任務2 (40%) + 任務3 (15%)；

課題目標

• 完成從算法調研到算法實現及驗證的全部過程，完成算法描述文檔；

• 能夠針對課題中遇到的問題，合作思考解決，算法有一定的創(chuàng)新之處。

課題輸出

• 算法相關的原始代碼及詳細的算法描述文檔；

• 算法仿真結果（圖片、視頻等，任務1及任務2）、客觀指標（任務1）及硬件實現報告（開銷及性能損失評估等，任務3）；

• 設計中的問題解決與團隊合作過程的心得小結。

賽題二?快速穩(wěn)定、低紋波穩(wěn)壓電路設計

賽題背景

消費電子芯片中，一些模塊常需要被高于電源電壓的高壓驅動。綜合考量效率、噪聲、成本等因素，相比于傳統(tǒng)的DC-DC轉換電路，電荷泵（charge pump）作為傳統(tǒng)的升降壓電源轉換電路，有很大的優(yōu)勢。因此，電荷泵在各種消費類電子芯片中，有著廣泛的應用。一般地，電荷泵作為芯片內部模塊電源，當負載跳變的時傳統(tǒng)的穩(wěn)壓電荷泵的輸出電壓會有較大的抖動，且恢復時間跟工作的時鐘頻率有關，提高時鐘頻率會減小恢復時間，但是勢必會增加系統(tǒng)的功耗；另一方面，與DC-DC開關電源類似，開關電源的噪聲會降低具體的負載產生電路的SNR等性能，同樣地，提高時鐘頻率會減小紋波，但是會增加功耗。傳統(tǒng)的解決方法是采用片外電容，能較好的滿足負載跳變時快速恢復和低紋波的需求。但考慮到系統(tǒng)的應用成本，無片外電容、電感是更理想的方案，因此，快速穩(wěn)定和低紋波設計成為急需解決的難題。

課題內容及要求

1. 完成無片外電感電容穩(wěn)壓電路的原理圖和版圖設計，片內可用電容<100pF；

2. 電源電壓3.3V，輸出電壓可編程3V~6V；平均負載電流100uA，負載電容5pF。功耗<3.3mW。外部可供時鐘頻率10MHz~60MHz。

3. A:輸出電壓紋波<1mV；B:負載電容受干擾有-1V跳變時，輸出電壓穩(wěn)定在0.1%內時間<10ns。（TT工藝角仿真結果）

評審得分點

1. 完成課題內容及要求1,2,3A得70分；

2. 完成課題內容及要求1,2,3B得80分；

3. 完成課題內容及要求1,2,3A和3B得分100；

4. 同時完成3A和3B指標前提下，3A和3B單項指標最優(yōu)+5分，功耗最低+5分，面積最優(yōu)+5分，效率最高+5分；

5. 未完成版圖，總分-10分；

6. 架構創(chuàng)新+10分，電路創(chuàng)新+10分。

課題目標

1. 檢索文獻，對比實現快速穩(wěn)定、低紋波穩(wěn)壓電路的可行方案架構；(可選但不限于pump+LDO架構）

2. 理論分析出達成課題指標的關鍵因素；

3. 搭建電路，仿真迭代電路各項指標，并與分析計算值對比。

4. 繪制完整版圖，進行后仿真，并與前仿指標進行對比；

課題輸出

完整的設計報告，包括電路圖截圖、版圖截圖、詳細理論分析、計算結果、仿真截圖、計算值仿真值對比表。

賽題三?片上高一致性溫度傳感器的設計與實現

賽題背景

溫度傳感器(temperature sensor)是一種能感應溫度，把溫度轉換成數字輸出信號的傳感器。隨著芯片集成度越來越高，片上系統(tǒng)和應用環(huán)境越來越復雜，芯片的工作溫度不再單一和可預知。為了確保芯片一直工作在最佳狀態(tài)，必須實時監(jiān)測芯片的工作溫度，對關鍵參數進行實時調整。所以，在芯片上集成溫度傳感器成為一個重要的發(fā)展趨勢。由于受到實際制造和芯片工作電壓的影響，芯片和芯片之間存在差異，也就是說對于同一溫度，溫度傳感器轉換成的數字碼不一致，這會導致關鍵參數調整存在偏差，芯片性能變差，所以如何修正溫度傳感器芯片和芯片之間的偏差也成為一個重要的研究課題。

課題內容及要求

1. 完成一個完整的溫度傳感器原理圖和版圖設計，要求：

（1）溫度測試范圍-40~120℃；

（2）ADC的采樣率小于1us；

（3）量化精度0.5℃以上;

（4）蒙特卡洛（Monte carlo）仿真3σ≤0.5℃;

2. 建議使用特征尺寸≤65nm的工藝設計，溫度傳感器的結構不限，可以是純模擬或者數?；旌想娐?；

3. 設計過程中需要包含調研、仿真建模分析、理論計算分析、電路原理圖和版圖繪制、后仿真分析等，并最終體現在設計報告中。

評審得分點

1. 完成電路設計，typical仿真溫度轉換精度達到0.5℃；（20分）

2. 完成版圖設計，typical仿真溫度轉換精度達到0.5℃；（20分）

3. 蒙特卡洛（Monte carlo）仿真3σ≤0.5℃（40分）

4. 加分項：

（1）設計中出現有效的突出創(chuàng)新點 （≤20分）

（2）滿足設計的條件情況下，面積和功耗同比占優(yōu)的（≤20分）

（3）滿足Monte carlo仿真要求，校準電路自動化程度同比占優(yōu)的（≤20分）

課題目標

1. 能夠分析出課題主要設計要點，完成從前期調研到后期的后仿驗證全部過程，完成設計報告，報告中包含所有課題內容；

2. 設計結果必須功能正確，最好能夠與實驗室固有研究課題相結合，使面積、功耗以及精度等綜合評分能夠與調研結果可比；

3. 能夠針對設計中遇到的問題，合作思考解決，設計中有一定的設計創(chuàng)新之處；

課題輸出

1. 設計報告，包括建模分析過程、原理圖、版圖截圖、仿真結果等，如果有數字模塊，需要附上數字代碼

2. 給出電路的蒙特卡洛（Monte carlo）仿真結果，如有校準電路，給出校準前后的蒙特卡洛（Monte carlo）仿真對比結果

3. 設計中的難點解決與團隊合作過程心得小結

賽題四?多通道多模式ADC電路設計

賽題背景

在安防監(jiān)控、物聯網、可穿戴設備等應用場景下，為實現多種信息和信號的采集，各類傳感器得到廣泛的使用，其中大量傳感器應用在采用電池供電的移動設備中，部分應用還要求傳感器長期處于工作狀態(tài)（always-on），這對芯片功耗提出了嚴格的要求。另一方面，隨著周圍環(huán)境的變化，要求傳感器能夠在不同工作模式（如低功耗、高性能等）中進行切換。模數轉換器（ADC）作為傳感器中信號處理的重要電路模塊，需要能夠配合系統(tǒng)需求，在低功耗、高精度、高速等多模式中進行切換。另外，傳感器通常需要在一定時間內完成多通道數據的處理，以圖像傳感器為例，通常要求在一行像素的讀出時間內完成當前行所有像素的量化，這需要實現相應的多通道ADC電路（如并行的ADC陣列）。

課題內容及要求

1. 設計一款多通道多模式ADC，完成電路及版圖設計。

2. ADC（陣列）支持1000個通道的數據處理，所有通道的輸入均為低頻電壓信號，電壓范圍1~2V。

3. 各模式說明：

常規(guī)模式，轉換時間2us，ENOB不低于10bit；

低功耗模式，轉換時間4us，ENOB不低于8bit，功耗越低越好；

高精度模式，轉換時間2us，ENOB不低于13bit，精度越高越好；

高速模式，轉換時間1us，ENOB不低于10bit，速度越快越好。

至少支持常規(guī)模式和低功耗模式，其余模式（包括但不限于以上模式）為加分項。

4. 假定信號為Y方向輸入，則ADC主體電路版圖在X方向總長度≤3000um（單通道≤3um），Y方向長度不限。

5. 建議使用特征尺寸≤65nm的工藝設計。

評審得分點

1. 基礎得分項：

1.1 電路功能及指標（50）：達到常規(guī)及低功耗兩種模式要求，以綜合考慮各指標的FoM值作為總體評價指標。

1.2 設計及仿真分析報告（30）：完整的設計及仿真分析報告，需要完成電路后仿真。

1.3 版圖設計（10）：滿足課題要求，總面積盡量小。

1.4 不同通道之間數據轉換的一致性（10）

2. 加分項：

2.1 支持更多種模式（20）

2.2 設計的新穎性（10）

課題目標

1. 能夠分析出課題主要設計要點，完成從前期調研到后期的后仿驗證全部過程，完成設計報告，報告中包含所有課題內容；

2. 設計結果必須功能正確，最好能夠與實驗室固有研究課題相結合，使面積、功耗以及速度性能綜合評分能夠與調研結果可比；

3. 能夠針對設計中遇到的問題，合作思考解決，設計中有一定的設計創(chuàng)新之處。

課題輸出

1. 設計報告，包括調研分析、原理圖、版圖、仿真結果等。

2. 設計中的難點解決與團隊合作過程心得小結。

賽題五?片上高速接口電路設計與實現

賽題背景

高速接口電路是許多高集成度芯片的主要輸入/輸出形式，在芯片之間以幾百Mbps到幾十Gbps的速度傳輸串行數據，可以快速高效地實現芯片之間的數據通信，在圖像、顯示、存儲等需要大規(guī)模數據交互的應用中已經成為必不可少的電路模塊。完整的高速接口電路通常包括發(fā)送端、傳輸路徑、接收端三個部分組成，三個部分需要在協議和電氣特性上保證一定的一致性和匹配性。高速接口傳輸的實現方式是多樣的，常見的包括差分輸出（LVDS, CML, MIPI D-PHY），三態(tài)輸出(MIPI C-PHY)，PAM4輸出，不同的輸出形式其電路結構和特性也存在一些差異。在圖像傳感器芯片應用中，高速接口電路的設計受到工藝、功耗和面積等因素的限制，同時需要考慮ESD EMI/EMC等性能可靠性問題，使得高速接口電路的設計成為產品升級過程中的一個重要技術突破點。

課題內容及要求

1. 完成一個單lane輸出的高速Serdes發(fā)送端電路的原理圖和版圖設計，要求等效輸出速率大于等于8Gbps（TT工藝下后仿真結果）;

2. 建議使用特征尺寸≤65nm的工藝設計，限制版圖可用金屬層數為M1~M4 4層金屬；

3. 設計中只有一個理想時鐘源（頻率自定），需要設計時鐘處理電路產生發(fā)送端電路中用到的所有不同頻率、不同相位的時鐘信號；

4. 需要設計均衡電路（預加重/去加重），分別給出不帶路徑負載模型和帶路徑負載模型的輸出信號波形，并分別給出存在路徑負載模型的情況下開關均衡電路時的輸出波形；

5. 對輸出信號波形進行眼圖疊加和抖動分析，說明抖動來源。

評審得分點

1. 同等設計平臺下，版圖面積越小越好，功耗越小越好，工作速度上限越高越好；

2. 仿真結果一定是后仿真結果，如果只有前仿真結果會進行適當減分，仿真時需要在輸出加上PAD封裝等效負載模型；

3. 版圖繪制超過4層金屬會進行適當減分；

4. 設計中出現有效的突出創(chuàng)新點可加分，若設計工藝條件有限制，可適當降低TX電路的工作速率要求，但相應的得分也會降低。

課題目標

1. 能夠分析出課題主要設計要點，完成從前期調研到后期的后仿驗證全部過程，完成設計報告，報告中包含所有課題內容；

2. 設計結果必須功能正確，最好能夠與實驗室固有研究課題相結合，使面積、功耗以及速度性能綜合評分能夠與調研結果可比；

3. 能夠針對設計中遇到的問題，合作思考解決，設計中有一定的設計創(chuàng)新之處；

4. 不限輸出形式，不局限于差分結構的輸出，傳輸路徑負載模型可以自己模擬搭建或者在網上查找下載。

課題輸出

1. 設計報告，包括調研分析、原理圖、版圖截圖、功能和功耗仿真等 （75%+附加分10%：原理圖15%，版圖20%，時鐘方案選擇5%，功能正確速度達到要求10%，預加重/去加重功能及仿真結果15%，帶負載模型仿真對比10%，附加分：電路架構、版圖面積、工藝、功耗、速度上限評估優(yōu)異加分1~10%）

2. 輸出眼圖和抖動仿真結果與分析報告 （15%）

3. 設計中的難點解決與團隊合作過程心得小結 （10%）

格科微電子企業(yè)命題專項獎設置

一等獎兩隊，獎金10 000元；

二等獎五隊，獎金5 000元。

格科微電子企業(yè)簡介

格科微電子（上海）有限公司是中國領先的CMOS圖像傳感器芯片、DDI顯示芯片設計公司，產品廣泛應用于全球手機移動終端及非手機類電子產品。他們設計、開發(fā)、銷售高性能的CMOS圖像傳感器芯片，該芯片可采集光學圖像并轉換成數字圖像輸出信號。他們也設計、開發(fā)、銷售DDI顯示驅動芯片，該芯片可驅動顯示面板將圖像數據顯示于屏幕上。創(chuàng)新的研發(fā)與設計能力、不斷壯大的客戶群體、高效的運營以及多年的產業(yè)鏈整合能力是我們的核心實力。未來十年，格科微將繼續(xù)為照相及顯示模塊提供更有創(chuàng)新和競爭力的整體解決方案。

中國研究生創(chuàng)“芯”大賽簡介

中國研究生創(chuàng)“芯”大賽（簡稱“大賽”）由教育部學位管理與研究生教育司指導，中國學位與研究生教育學會（國家一級學會）、中國科協青少年科技中心主辦，清華海峽研究院作為秘書處。作為中國研究生創(chuàng)新實踐系列賽事之一，大賽聚焦國家戰(zhàn)略需求，助力國家急需、重點發(fā)展領域高層次創(chuàng)新人才培養(yǎng)。針對“卡脖子”領域，由院士領銜專家委員會、知名學者、企業(yè)高管擔任評委，是面向全國高等院校及科研院所在讀研究生的一項團體性集成電路設計創(chuàng)意實踐活動。鼓勵辦好研究生創(chuàng)新實踐大賽”被寫入教育部、國家發(fā)展改革委、財政部《關于加快新時代研究生教育改革發(fā)展的意見》，研究生獲獎情況被研究生教育重要評估評審認可。

賽事宗旨為：創(chuàng)芯、選星、育芯。

大賽面向中國大陸、港澳臺地區(qū)在讀研究生（碩士生和博士生，含留學生）和已獲得研究生入學資格的大四本科生（需提供學校保研、錄取證明）及國外高校在讀研究生。參賽隊伍可提交集成電路芯片設計相關創(chuàng)意、創(chuàng)新或創(chuàng)業(yè)作品。大賽分為兩級賽程：初賽和決賽。初賽分為自主命題和企業(yè)命題，評審采用網絡或會議評審的方式進行,決賽為現場賽，采用答題、答辯及競演相結合的方式進行。

2022年第五屆大賽將在杭州蕭山區(qū)舉辦，承辦方為浙江大學杭州國際科創(chuàng)中心。決賽同期還將舉辦集成電路產業(yè)招聘會，集成電路學術論壇等活動，邀請來自學界及業(yè)界嘉賓分享經驗，促進集成電路產學研融合及科技成果轉化，促進產業(yè)創(chuàng)新創(chuàng)業(yè)生態(tài)、加強人才供需對接。