p6

0和1的存儲(chǔ)的門(mén)電路

latch的門(mén)電路

抽象

register，行式latch

6：25 矩陣式latch

16條行線(xiàn)和16條列線(xiàn)，1條write enable連所有l(wèi)atch，一條read enable連所有l(wèi)atch，一條data in/out也是連所有。通常，write enable，read enable，都是1的，若要使latch可寫(xiě)入或可讀取，只需使相應(yīng)的行線(xiàn)和列線(xiàn)都為1.

每一個(gè)latch的標(biāo)記可以用行數(shù)和列數(shù)標(biāo)記，比如第12行第8列的latch記為128，二進(jìn)制是11001000，由于行數(shù)和列數(shù)的最大值都為16，所以每一個(gè)latch的行標(biāo)記用4位就可以了，每一個(gè)latch的列標(biāo)記也是用4位就可以了，總共8位就可以標(biāo)記每一個(gè)latch。然后用一個(gè)多路復(fù)用器，就可以用8根線(xiàn)進(jìn)行控制每一個(gè)latch

抽象

RAM

抽象