我們知道，在做 PCB 設(shè)計(jì)時(shí)，原理圖規(guī)定了各信號的連線關(guān)系。設(shè)計(jì)者在走線時(shí)只需要按照連線關(guān)系，在滿足走線的物理和電氣規(guī)則的情況下連接完所有的信號線，似乎就完成了設(shè)計(jì)。但是正如前面所說的，對于像內(nèi)存電路板這樣的高速電路板設(shè)計(jì)，僅僅考慮信號的連線關(guān)系時(shí)遠(yuǎn)遠(yuǎn)不夠的，粗糙的設(shè)計(jì)不僅會(huì)帶來諸如反射、串?dāng)_等信號完整性問題，也影響系統(tǒng)的時(shí)序，嚴(yán)重的情況下就會(huì)導(dǎo)致設(shè)計(jì)出來的產(chǎn)品無法正常工作。如何提前預(yù)見并保證在設(shè)計(jì)中避免各種問題呢？

下面我們將會(huì)對以使用Cadence SPECCTRAQuest 進(jìn)行仿真分析為例，給大家對于如何做高速PCB前后仿真的過程，做一個(gè)初步的介紹。

仿真前的準(zhǔn)備工作

無論要做前仿真還是后仿真，大多數(shù)情況下都需要做好下列準(zhǔn)備工作。

1）獲取元件的 IBIS 模型

SPECCTRAQuest 和任何其他電路分析軟件一樣，要得到精確的仿真結(jié)果，必須給電路元件提供準(zhǔn)確的電氣模型。這些模型可能是由元件的制造商提供，也可能設(shè)計(jì)者按照一定的條件下的測試結(jié)果以正確的格式制定出來。一般情況下，我們無法得知元件的測試結(jié)果，所以我們需要獲得由元件制造商提供的模型。

通常我們在 SPECCTRAQuest 中使用的是元件的 IBIS 模型。必須明確，選用任何不同廠商提供的相同型類或不同類型的元件，都必須找到此元件對應(yīng)的 IBIS模型。一旦選擇的模型不正確，那么此后的任何分析仿真都是毫無意義的。在某些不得已的情況下，例如無法找到某一元件對應(yīng)的 IBIS 模型，我們可能使用類似的元件模型來進(jìn)行仿真，以得到近似的仿真結(jié)果。但是我們僅能驗(yàn)證大多數(shù)情況下相似的模型能得到相似的波形，卻無法排除出現(xiàn)不相似波形的可能性。

當(dāng)然，對于無需參與仿真的元件或是我們不關(guān)心其功能的元件，例如內(nèi)存模塊中的 EEPROM，就不必考慮其 IBIS 模型了。第一部分的第七章提供了一些網(wǎng)站可以下載一些常見的 IBIS 模型。

2）轉(zhuǎn)換 IBIS 文件格式及調(diào)入模型

進(jìn)入 SPECCTRAQuest，并打開需要分析的“.brd”文件。SPECCTRAQuest 仿真工具雖然不是直接讀取 IBIS 文件，但它能將 IBIS 模型能轉(zhuǎn)換為軟件本身支持的 dml 格式進(jìn)行調(diào)用。具體操作步驟為：在 SPECCTRAQuest 界面下，點(diǎn)擊 Analyze->SI/EMI Sim->Library；

彈出的窗口的右下方有一個(gè)“Translate”功能按鍵，單擊選中“ibis2signoise”，在目錄路徑里選擇你想轉(zhuǎn)換的 Ibis 模型文件，轉(zhuǎn)換完成之后可以在你的 library browse 里看到相應(yīng)的 dml 文件。如果已經(jīng)存在轉(zhuǎn)換好的 dml 文件，也可以通過單擊“Add Existing Library->”，在目錄路徑里直接添加相應(yīng)的 dml 文件。

3）給元件加載對應(yīng)的模型

這一步的目的是將各模型加載到相對應(yīng)的元器件上，具體步驟是：

a．在 SI/EMI Sim 菜單下選擇 model assign；

b．這時(shí)會(huì)出現(xiàn)Signal Model Assignment窗口。選中元器件，點(diǎn)擊Find model；

c．在出現(xiàn)的 Model Browser 窗口中選擇你所需要的模型即可。其中 Show Model From 一欄可選擇模型所在的庫，Model Type Fitter 一欄可選擇模型的類型，而 Model Name Pattern 輸入“*”即可顯示在所選擇的庫和類型中所有的模型。有些元件，比如電阻、電容等無源器件，需要自己建立模型，點(diǎn)擊 create model（對于無源器件選擇 Espicemodel,其他 I/O 模型用 IBISdevice 模型），然后按提示輸入 value 及各管腳的功能即可，同時(shí)可以存盤生成*.dat 文件，這樣以后進(jìn)行仿真時(shí)直接 load 即可，可避免重復(fù)上述過程。

4）定義電源電壓

這里的電源也包括地。只有定義了電源電壓和地電平，才能在提取拓?fù)浣Y(jié)構(gòu)模型時(shí)將電源的模型調(diào)出來。這一步驟對于前后仿真而言都不是必需的，只要所需仿真分析的信號線中與電源和地均沒有關(guān)聯(lián)。具體操作步驟為：

a．在 SPECCTRAQuest 中選擇 Logic->Identify DC Nets；

b． 這時(shí)會(huì)出現(xiàn) Identify DC Nets 對話框，選擇電源信號，在 Voltage 一欄中填上對應(yīng)的電壓，并確認(rèn)（“OK”或“Apply”）即可。

圖6

5）PCB 疊層設(shè)置

通過調(diào)整 PCB 的每一層的物理厚度和走線層的線寬，使 PCB 各層上的走線的特征阻抗符合設(shè)計(jì)的要求，以確保仿真結(jié)果的精確性。具體操作步驟為：

在 SPECCTRAQuest 中選擇 Setup->Cross-section 或快捷按鈕。這時(shí)會(huì)彈出 Layout Cross Section 對話框。此對話框中，可以添加或刪除疊層，也可以更改每一層的類型、材料、厚度、電導(dǎo)率、介電常數(shù)、線寬、特征阻抗等參數(shù)。一般而言，PCB 疊層的數(shù)量和順序以及每一層的類型、材料、電導(dǎo)率、介電常數(shù)等已經(jīng)確定了，需要按照給定的要求設(shè)置。而為了達(dá)到要求的特征阻抗，對于前仿真，一般調(diào)整的是線寬（一定的范圍內(nèi)）和介質(zhì)厚度，對于后仿真，由于走線已經(jīng)結(jié)束，能調(diào)整的主要就是介質(zhì)的厚度。

另外，我們在使用 Cadence PSD 14.2 版本做疊層設(shè)置時(shí)，常常會(huì)出現(xiàn)程序的不正常退出，這可以通過使用 Script 指令代替手工設(shè)置來解決。

6）仿真參數(shù)的確定

在進(jìn)行仿真前，需要對各種不同的仿真參數(shù)進(jìn)行設(shè)定，以使仿真結(jié)果能夠更精確的反映設(shè)計(jì)者的要求。當(dāng)然，如果需要的話，仿真分析過程中也可以調(diào)整仿真參數(shù)。具體操作步驟為：

在 SPECCTRAQuest 中選擇 Analyze->SI/EMI Sim->Preferences（或是在Sigxplore 中選擇 Analyze->Preferences）；

這時(shí)會(huì)彈出 Analysis Perferences 對話框。這里可以設(shè)置的參數(shù)包括器件模型參數(shù)，互聯(lián)模型參數(shù)，仿真設(shè)置參數(shù)，單位，EMI 參數(shù)和電源完整性參數(shù)等。其中常用的大致有：仿真的周期數(shù)（measurement cycle），時(shí)鐘頻率（Clock frequency），占空比（duty cycle），偏移量（offset），固定仿真時(shí)間（fixed duration），波形取樣時(shí)間（waveform resolution），截止頻率（cutoff frequency），仿真模式（FTS mode），驅(qū)動(dòng)激勵(lì)（drive excitation）,測量模式(measurement mode)等等。一般可以使用默認(rèn)值，各人根據(jù)自己的要求進(jìn)行個(gè)別調(diào)整。

設(shè)計(jì)后仿真的過程

由于設(shè)計(jì)后仿真更為普遍，其執(zhí)行過程也更為公式化，所以在此我將后仿真的過程提到前面來闡述。

目前我們使用 Cadence SPECCTRAQuest 做項(xiàng)目的后仿真主要是針對單個(gè)電路板內(nèi)由反射一系列信號完整性問題，而暫時(shí)較少的考慮其他因素諸如串?dāng)_、EMI等。

1）確定準(zhǔn)備工作已經(jīng)做好

一般來說，做仿真前還是先檢查一下準(zhǔn)備工作是否做好了，否則當(dāng)仿真做到一半，才發(fā)現(xiàn)原來疊層沒有設(shè)置（還是默認(rèn)的），或者有哪個(gè)模型沒有設(shè)置正確，先前做的仿真就白費(fèi)了，一切只有重頭來過。

2）選擇信號線

在 Signal Analysis 對話框里選擇需要仿真的信號線。其實(shí) Signal Analysia 對話框中有很多比較有用的功能，稍后會(huì)講到。具體操作步驟為：

a．選擇 Analyze?SI/EMI Sim?Probe（或者快捷鍵），這時(shí)會(huì)出現(xiàn)Signal Analysis 對話框。在 Net 一欄中填入*，這樣所有的 net 會(huì)出現(xiàn)在左方的框里，用戶可以選擇其中任一信號線進(jìn)行仿真。當(dāng)然，也可以通過點(diǎn)擊 List of Nets，調(diào)入已存在的網(wǎng)表文件（網(wǎng)表文件可以通過在SPECCTRAQuest 中選擇 Logic->Create List of Nets 創(chuàng)建），或點(diǎn)擊 Net Bowser，選擇自己所希望顯示的 Nets。

b．在 Driver Pins，Load Pins，和 Other Pins 中，會(huì)按輸入輸出關(guān)系分類顯示所選中的 Net 的管腳。但這不是必然的，是否能顯示 Net 的管腳在對應(yīng)的框里，取決于在做原理圖的器件封裝時(shí)是否準(zhǔn)確器件管腳類型；或者，設(shè)計(jì)者也可以在 SPECCTRAQuest 的 Logic->Pin Type 中編輯各器件的管腳類型。

3）提取電路拓?fù)浣Y(jié)構(gòu)

這是我們后仿真中最常用的方式，選擇目標(biāo) Net，提取它的拓?fù)浣Y(jié)構(gòu)，進(jìn)入Sigxplorer 中分析仿真。具體步驟為：

在 Signal Analysis 對話框中選擇好目標(biāo) Net 后，點(diǎn)擊右下方的 View Topology。這時(shí) SPECCTRAQuest 進(jìn)入 Sigxplorer, 并在 Sigxplorer 界面中顯示所提取電路的拓?fù)淠０?。所以，我們也可以?View Topology 按鍵當(dāng)作連接 SI Expert 和 Sigxplorer 的橋梁。

觀察提取出來的電路拓?fù)淠０迨欠裾_。由于某些我們尚未明了的原因，偶爾會(huì)出現(xiàn)僅僅提取出電路上各元件的模型（驅(qū)動(dòng)器，接收器，傳輸線等），但沒有這些元件的連接關(guān)系。個(gè)人猜想可能是過孔（Via）模型不全或是 PCB 設(shè)計(jì)中過多使用任意角度走線的緣故。

在 Sigxploer 界面，電路拓?fù)淠０宓南路剑且粋€(gè)電子表格。這個(gè)電子表格有幾欄，分別是 Parameters,Measurements,Results 和 command，點(diǎn)擊它們就會(huì)在表格中顯示對應(yīng)的模塊。

4）選擇不同的驅(qū)動(dòng)激勵(lì)和元件參數(shù)進(jìn)行仿真

分析仿真應(yīng)該在設(shè)計(jì)者要求的設(shè)置環(huán)境下進(jìn)行，Sigxplorer 提供了多種驅(qū)動(dòng)激勵(lì)模式，以及各種元件比較細(xì)致全面的可編輯的參數(shù)，而且還允許參數(shù)掃描分析。對于目前我們后仿真的設(shè)計(jì)要求，Sigxplorer 提供的功能是強(qiáng)大而有效的。

具體步驟為：

點(diǎn)擊此電路驅(qū)動(dòng)源的上方第二行白字“TRISTATE”，會(huì)出現(xiàn)如下窗口：

在此窗口中給驅(qū)動(dòng)源選擇正確的驅(qū)動(dòng)模式（我們通常激勵(lì)類型選為 Pulse，脈沖激勵(lì)），某些模式參數(shù)如需更改需要在 Analyze->Preferences 中進(jìn)行。如果需要對傳輸線模型和電路上一些例如電阻電容的元件的參數(shù)進(jìn)行調(diào)整，可以點(diǎn)擊此元件的第一行文字，即元件名，這時(shí) Sigxplorer 的電子表格會(huì)自動(dòng)跳到 Parameters 一欄，并展開此元件的所有參數(shù)，如下圖所示：

然后根據(jù)需要在電子表格中更改參數(shù)的值。參數(shù)設(shè)置完畢后，選擇 Analyze->Simulate 或快捷按鈕執(zhí)行仿真。這樣Sigxplorer 的電子表格界面會(huì)自動(dòng)跳到 Results 一欄并顯示仿真結(jié)果，而且在沒有執(zhí)行參數(shù)掃描仿真的情況下（即所有參數(shù)都是某一個(gè)定值），還會(huì)自動(dòng)調(diào)入SigWave 顯示仿真結(jié)果的波形。

5）仿真結(jié)果的分析

對于仿真結(jié)果,以反射分析為例，如下圖：

它包含的信息有：SIM ID(模擬的次數(shù)),diver(驅(qū)動(dòng)源)，receiver(接收端)，cycle(測量的周期)，F(xiàn)TS MODE（仿真模式），monotonic（單調(diào)性），Noise Margin( 噪 聲 裕 量 ) ， overshoothigh( 上 過 沖 ) ， overshootlow( 下 過 沖 ) ，PropDelay(傳輸延遲，驅(qū)動(dòng)端到接收端)，switch delay(開關(guān)延遲)，settle delay（建立時(shí)間）等。而很多的情況下，我們更看重以 SigWave 顯示的結(jié)果波形圖，可以結(jié)合波形圖一起分析。一般要求噪聲裕量足夠大，上沖和下沖不要超過規(guī)定電壓，沒有明顯的振鈴現(xiàn)象，波形沒有嚴(yán)重失真，波形上下升沿要保持單調(diào)性等等。但對于不同的電路，有時(shí)對于傳輸延遲時(shí)間的長短，或者上升時(shí)間的快慢有特別的要求，這就需要設(shè)計(jì)者具體問題具體分析了。

6）SigWave 的使用

SigWave 波形顯示器的作用是把仿真結(jié)果（其實(shí)就是一種電子數(shù)據(jù)表文件）以波形圖的形式直觀的顯示出來。SigWave 支持多種格式的仿真結(jié)果輸入，例如Hspice、Quad 等；同時(shí)也可以將當(dāng)前波形存為.sim 格式文件或以 Bitmap（位圖）、JEPG 等圖形格式及 Spreadsheet 表格文本格式輸出。對于顯示功能而言，SigWave也是比較強(qiáng)大而易用的，波形的縮小和放大、顯示和隱藏，測量標(biāo)記和注釋的添加和刪除，顯示顏色的更改等等，都能夠輕松實(shí)現(xiàn)，還提供了諸如頻譜圖、眼圖等顯示模式。

7）后仿真的收尾工作

當(dāng)在 Sigxplorer 中完成一條 Net 的仿真，可以關(guān)閉 Sigxplorer 程序再退回到 SI Expert 中。如果想仿真新的信號，并和前面的信號仿真波形在同一個(gè)示波器窗口比較，則可以通過窗口切換，在 SI Expert 的 Signal Analysis 對話框中選擇另一 Net 并提取，出現(xiàn)提示時(shí)選擇“Yes”，這樣新的結(jié)構(gòu)被提取的同時(shí)，示波器窗口不會(huì)被關(guān)閉。但有的時(shí)候，這樣做會(huì)造成 Sigxplorer 中造成模型混亂而導(dǎo)致新 Net 拓?fù)淠０宓姆抡鏌o法進(jìn)行，這大概是 SPECCTRAQuest 的一個(gè) Bug。在關(guān)閉 Sigxplorer 之前，出于為方便仿真報(bào)告的撰寫和以后查證等方面考慮，一般需要把提取出來的拓?fù)淠０逡?top 的文件格式存盤，連同.sim 格式圖形格式的波形文件儲存在易于查找和管理的地方。

免責(zé)聲明：本文轉(zhuǎn)自網(wǎng)絡(luò)，版權(quán)歸原作者所有，如涉及作品版權(quán)問題，請及時(shí)與我們聯(lián)系，謝謝！