前言? ? ? ??

????????在學(xué)習(xí)路科驗(yàn)證V0內(nèi)容的過(guò)程中，可能是能力不夠，作為初學(xué)者的我（C、Verilog基礎(chǔ)）學(xué)習(xí)起來(lái)并非那么輕松，并且完成理論學(xué)習(xí)以及實(shí)驗(yàn)后仍有許多不理解之處，對(duì)于大量知識(shí)點(diǎn)的沖擊，我屬實(shí)一下很難接收，所以寫(xiě)下學(xué)習(xí)筆記，來(lái)記錄學(xué)習(xí)的知識(shí)要點(diǎn)，以幫助自己以及其他志同道合的同學(xué)復(fù)習(xí)驗(yàn)證方面知識(shí)。

????????學(xué)習(xí)內(nèi)容來(lái)自B站路科驗(yàn)證教程，為了方便學(xué)習(xí)，還加入部分了我的學(xué)習(xí)感悟和理解，幫助理解記憶，感興趣的同學(xué)建議配合路科教學(xué)視頻使用，歡迎評(píng)論互相學(xué)習(xí)！

????????開(kāi)始學(xué)習(xí)之前我先給初學(xué)驗(yàn)證又被打擊到的小伙伴們打個(gè)氣，可能想轉(zhuǎn)行，聽(tīng)說(shuō)路科驗(yàn)證很好，來(lái)試學(xué)一下，結(jié)果發(fā)現(xiàn)連V0都聽(tīng)不明白，不禁自我懷疑。? 請(qǐng)不要這樣想，V0內(nèi)容大體分為6小時(shí)的理論和5小時(shí)的實(shí)驗(yàn)?，理論部分并非聽(tīng)故事，理論部分的傳授內(nèi)容的量是其實(shí)相當(dāng)大的，可以說(shuō)基本把綠皮書(shū)都粗略的走了一遍。?從數(shù)據(jù)類型到過(guò)程語(yǔ)句、子語(yǔ)句，到測(cè)試平臺(tái)，到面向?qū)ο缶幊蹋诫S機(jī)化操作，到線程通信，到覆蓋率講述。基本上把綠皮書(shū)的內(nèi)容都?xì)⒘艘槐?，顯然只花6小時(shí)的時(shí)間就想把綠皮書(shū)的內(nèi)容學(xué)懂，是很不容易的事情（尤其有些小伙伴還加速看...）? ??

? ? ? ? 所以路桑把V0認(rèn)定成小白掃盲課是很有道理的。學(xué)完理論課不是說(shuō)你就學(xué)過(guò)SV（systemVerilog）了，遠(yuǎn)遠(yuǎn)不夠！配合實(shí)驗(yàn)也是讓小白走一遍驗(yàn)證的流程，不是說(shuō)做完實(shí)驗(yàn)，你就能自己上手了，我在學(xué)習(xí)的過(guò)程中就發(fā)現(xiàn)自己代碼根本下不去手，全程看答案（solution）。但是學(xué)完后如果你能對(duì)整個(gè)ic驗(yàn)證有個(gè)大體的認(rèn)識(shí)，并覺(jué)得自己對(duì)這方面感興趣，愿意以后做這方面的工作，我覺(jué)得就夠了，再進(jìn)行更深的學(xué)習(xí)。

????? ? 芯片驗(yàn)證全視? ? ? ??

? ? ? ? 要入門(mén)芯片行業(yè)，首先我們得知道一顆芯片是如何從0到1生產(chǎn)出來(lái)的。芯片的生產(chǎn)開(kāi)發(fā)經(jīng)歷許多流程，可以用如下圖片概括。

1.? ? ?從市場(chǎng)人員與客戶溝通開(kāi)始。

2.? ? ?系統(tǒng)設(shè)計(jì)人員按照功能劃分為各個(gè)子系統(tǒng)。

3.? ? ?子系統(tǒng)被進(jìn)一步劃分為功能模塊，并由設(shè)計(jì)團(tuán)隊(duì)實(shí)現(xiàn)。

4.? ? ?驗(yàn)證人員對(duì)設(shè)計(jì)功能展開(kāi)驗(yàn)證，發(fā)現(xiàn)設(shè)計(jì)缺陷，交由設(shè)計(jì)人員修正。

5.? ? ?驗(yàn)證沒(méi)有出現(xiàn)漏洞后，交由后端人員進(jìn)行綜合、布局、布線。

????????驗(yàn)證和設(shè)計(jì)都需要認(rèn)真閱讀功能描述文檔，設(shè)計(jì)會(huì)將其翻譯成RTL模型，驗(yàn)證會(huì)按照其功能發(fā)送激勵(lì)和比較結(jié)果。設(shè)計(jì)和驗(yàn)證崗位要分開(kāi)，不能一個(gè)人獨(dú)攬?jiān)O(shè)計(jì)和驗(yàn)證工作，因?yàn)樽约涸O(shè)計(jì)出來(lái)的東西，自己驗(yàn)證的話，很容易漏掉自己設(shè)計(jì)時(shí)候就存在的bug，尤其是設(shè)計(jì)大規(guī)模的電路。（功能描述文檔：產(chǎn)品經(jīng)理要求芯片能夠具有的功能，運(yùn)算、存儲(chǔ)、數(shù)據(jù)傳輸?shù)?。有了功能描述文檔，設(shè)計(jì)人員就可以讀功能文檔，把功能轉(zhuǎn)換成電路，用verilog語(yǔ)言實(shí)現(xiàn)出來(lái)。 RTL模型：Register Transistor Level 寄存器級(jí)別。）

整個(gè)芯片的開(kāi)發(fā)流程是自頂向下的，而集成過(guò)程又是自底向上的。

????對(duì)于一個(gè)驗(yàn)證工程師需要檢查：

1. 設(shè)計(jì)文件是否正確地按照功能描述文檔實(shí)施了？? ? ? ?

2. 硬件設(shè)計(jì)人員是否有遺漏的邊界情況？

3. 硬件設(shè)計(jì)是否足夠穩(wěn)定處理錯(cuò)誤情況？

? ? ? ? 如果設(shè)計(jì)與功能描述存在明顯不符，驗(yàn)證人員需要報(bào)告設(shè)計(jì)缺陷，同時(shí)設(shè)計(jì)人員應(yīng)修復(fù)設(shè)計(jì)，這樣從驗(yàn)證到設(shè)計(jì)再轉(zhuǎn)回驗(yàn)證即完成一個(gè)缺陷檢測(cè)和修正周期。當(dāng)設(shè)計(jì)和驗(yàn)證人員存在不可調(diào)節(jié)的分歧時(shí)，應(yīng)尋找系統(tǒng)設(shè)計(jì)人員進(jìn)行“裁決”，明確設(shè)計(jì)思想，統(tǒng)一功能理解。功能驗(yàn)證完成后，后端人員（backend）將RTL文件綜合生成門(mén)級(jí)網(wǎng)表（gate netlist），同時(shí)進(jìn)行布局布線，最終使物理電路可以在設(shè)定的時(shí)鐘頻率上工作。

????????相比于20年前的定向激勵(lì)和測(cè)試通過(guò)率，目前SoC的動(dòng)態(tài)驗(yàn)證技術(shù)將依賴更多的途徑來(lái)量化驗(yàn)證進(jìn)度。動(dòng)態(tài)驗(yàn)證會(huì)涉及代碼覆蓋率和功能覆蓋率，斷言，隨機(jī)約束。Verilog標(biāo)準(zhǔn)手冊(cè)500多頁(yè)，SV的標(biāo)準(zhǔn)手冊(cè)有1300多頁(yè)，SV有更多的約束。學(xué)完了SV緊接著就要學(xué)UVM驗(yàn)證方法學(xué)，必須從最底層的SV開(kāi)始學(xué)起。（SOC：system on chip 片上系統(tǒng)。SV：system verilog。 UVM：Universal Verification Methodology 全局驗(yàn)證方法學(xué)，UVM是驗(yàn)證的方法，不是一種代碼，筆試選擇會(huì)遇到。）

? ? ???驗(yàn)證有很多技術(shù)，靜態(tài)驗(yàn)證技術(shù)與動(dòng)態(tài)驗(yàn)證技術(shù)是完全不同的兩種技術(shù)，靜態(tài)驗(yàn)證技術(shù)又可以分為人工形式驗(yàn)證技術(shù)（即屬性檢查，property check）和自動(dòng)形式驗(yàn)證技術(shù)。屬性檢查是通過(guò)斷言結(jié)合形式驗(yàn)證工具對(duì)設(shè)計(jì)功能進(jìn)行窮舉檢查，從數(shù)學(xué)意義上判斷設(shè)計(jì)的正確性；自動(dòng)驗(yàn)證技術(shù)包括SoC集成連接檢查，死鎖檢測(cè)，X語(yǔ)義安全檢查，覆蓋范圍可及性分析以及許多其他可自動(dòng)提取然后正式證明的屬性。

?????? Emulation和FPGA原型開(kāi)發(fā)即是在SoC開(kāi)發(fā)中后期系統(tǒng)趨于穩(wěn)定時(shí)，將其作為邏輯功能容器進(jìn)行原型（prototyping）開(kāi)發(fā)，相比于仿真技術(shù)，其速度更快，而可調(diào)試性不及仿真，同時(shí)其單體售價(jià)較仿真器要昂貴。（是一種工具，也是驗(yàn)證功能的一種方法）

?????? 在做驗(yàn)證的過(guò)程中，給出的激勵(lì)向量，應(yīng)該是先易后難的，發(fā)現(xiàn)的缺陷也是先基本后高級(jí)，假如到了驗(yàn)證后期，缺陷率盡管在收斂，但是卻發(fā)現(xiàn)了基本缺陷，那么這時(shí)就要對(duì)整個(gè)驗(yàn)證質(zhì)量打一個(gè)問(wèn)號(hào)。

????????功能驗(yàn)證有著一套完備的流程，從硬件系統(tǒng)定義貫穿到硅后測(cè)試部分。每一個(gè)項(xiàng)目在進(jìn)行瀑布模式的開(kāi)發(fā)時(shí)，驗(yàn)證團(tuán)隊(duì)也會(huì)在細(xì)分的流程當(dāng)中完成任務(wù)，同時(shí)在展開(kāi)下一項(xiàng)任務(wù)之前會(huì)進(jìn)行一些重要檢查點(diǎn)（checkpoint）的回顧工作。.

????????驗(yàn)證周期的起始點(diǎn)是從創(chuàng)建驗(yàn)證計(jì)劃開(kāi)始的，而驗(yàn)證計(jì)劃需要參照系統(tǒng)工程師給出的功能詳述文檔。在創(chuàng)建驗(yàn)證環(huán)境的過(guò)程中，驗(yàn)證人員一般會(huì)邀請(qǐng)?jiān)O(shè)計(jì)人員和系統(tǒng)人員一同回顧驗(yàn)證計(jì)劃，確保驗(yàn)證計(jì)劃沒(méi)有明顯的遺漏，所以驗(yàn)證計(jì)劃的回顧是第一個(gè)檢查點(diǎn)。

????????測(cè)試人員比對(duì)設(shè)計(jì)的輸出結(jié)果，如果發(fā)現(xiàn)比對(duì)有錯(cuò)誤，驗(yàn)證人員需自己去調(diào)試環(huán)境，并且定位到硬件HDL文件存在缺陷的大致位置。

????????完成回歸測(cè)試之前，我們需要進(jìn)行第二個(gè)檢查點(diǎn)“驗(yàn)證代碼檢查”，這一檢查點(diǎn)的作用是通過(guò)回顧驗(yàn)證代碼從而發(fā)現(xiàn)可能遺漏的測(cè)試激勵(lì)、不恰當(dāng)?shù)碾S機(jī)約束、代碼結(jié)構(gòu)的缺陷等。

????????完成回歸測(cè)試之后，我們進(jìn)行第三個(gè)檢查點(diǎn)“流片前驗(yàn)證完備性檢查”，對(duì)于驗(yàn)證經(jīng)理他會(huì)根據(jù)一份檢查清單來(lái)將量化的驗(yàn)證進(jìn)度綜合評(píng)定，最后考慮是否已經(jīng)完成驗(yàn)證的任務(wù)。

????????即使在最終流片以后，驗(yàn)證團(tuán)隊(duì)也需要和硅后系統(tǒng)測(cè)試團(tuán)隊(duì)完成對(duì)接。在經(jīng)過(guò)系統(tǒng)測(cè)試以后，驗(yàn)證團(tuán)隊(duì)會(huì)就最后被硅后測(cè)試發(fā)現(xiàn)的缺陷展開(kāi)逃逸分析，檢討為什么漏洞會(huì)在硅后測(cè)試環(huán)節(jié)中被發(fā)現(xiàn)（而不是在硅前驗(yàn)證環(huán)節(jié)）。

?

?

????

????????