VHDL語言是一種用于電路設(shè)計(jì)的高級(jí)語言。出現(xiàn)在80年代的后期，最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計(jì)的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語言?。

VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。

除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風(fēng)格以及語法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。下面小編給大家介紹一下vhdl與verilog的區(qū)別

Verilog?HDL 擁有廣泛的設(shè)計(jì)群體，成熟的資源也比?vhdl?豐富。?

Verilog?更大的一個(gè)優(yōu)勢是：它非常容易掌握，只要有?C?語言的編程基礎(chǔ)，通過比較短的時(shí)間，經(jīng)過一些實(shí)際的操作，可以在?2?～?3?個(gè)月內(nèi)掌握這種設(shè)計(jì)技術(shù)。

而?vhdl?設(shè)計(jì)相對(duì)要難一點(diǎn)，這個(gè)是因?yàn)?vhdl?不是很直觀，需要有?Ada?編程基礎(chǔ)，一般認(rèn)為至少要半年以上的專業(yè)培訓(xùn)才能掌握。
目前版本的?Verilog?HDL?和?vhdl?在行為級(jí)抽象建模的覆蓋面范圍方面有所不同。一般認(rèn)為?Verilog?在系統(tǒng)級(jí)抽象方面要比?vhdl?略差一些，而在門級(jí)開關(guān)電路描述方面要強(qiáng)的多。
近?10?年來，EDA?界一直在對(duì)數(shù)字邏輯設(shè)計(jì)中究竟用哪一種硬件描述語言爭論不休，

目前在美國，高層次數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域中，應(yīng)用?Verilog?和?vhdl?的比率是?80?％和?20?％；

在歐洲?vhdl?發(fā)展的比較好，

在中國很多集成電路設(shè)計(jì)公司都采用?Verilog。

明德?lián)P-verilog HDL語法快速掌握-手把手教你寫代碼：https://www.bilibili.com/video/BV1H4411Z7Wh/?spm_id_from=333.337.search-card.all.click&vd_source=64766916979c97c668119ccf632667cb

明德?lián)P最近制作了FPGA知識(shí)點(diǎn)分享，歡迎進(jìn)來學(xué)習(xí)交流